[实用新型]一种铷原子频标的锁频环路

权利要求书

1.一种铷原子频标的锁频环路，其特征在于，包括压控晶体振荡器(1)、功率分配器(2)、可编程逻辑阵列(3)、第一直接数字频率合成器(4)、第二直接数字频率合成器(5)、带通滤波器(6)、第一低通滤波器(7)、第二低通滤波器(8)、混频器(9)、前置放大器(10)、前置低通滤波器(11)、模数转换器(12)、数模转换器(13)、第三低通滤波器(14)以及物理系统(15)；所述压控晶体振荡器(1)的第一端与所述功率分配器(2)的第一端电性连接，所述功率分配器(2)的第二端、第三端、第四端、第五端分别与所述可编程逻辑阵列(3)的第一端、第一直接数字频率合成器(4)的第一端、第二直接数字频率合成器(5)的第一端以及带通滤波器(6)的第一端电性连接，所述可编程逻辑阵列(3)的第二端与所述第一直接数字频率合成器(4)的第二端电性连接，所述可编程逻辑阵列(3)的第三端与所述第二直接数字频率合成器(5)的第二端电性连接，所述第一直接数字频率合成器(4)的第三端与所述第一低通滤波器(7)电性连接，所述第二直接数字频率合成器(5)的第三端与所述第二低通滤波器(8)的第一端电性连接，所述第二低通滤波器(8)的第二端与所述混频器(9)的第一端电性连接，所述带通滤波器(6)的第二端与所述混频器(9)的第二端电性连接，所述混频器(9)的第三端与所述物理系统(15)的第一端电性连接，所述物理系统(15)的第二端与所述前置放大器(10)的第一端电性连接，所述前置放大器(10)的第二端与所述前置低通滤波器(11)的第一端电性连接，所述前置低通滤波器(11)的第二端与所述模数转换器(12)的第一端电性连接，所述模数转换器(12)的第二端与所述可编程逻辑阵列(3)的第四端电性连接，所述可编程逻辑阵列(3)的第五端与数模转换器(13)的第一端电性连接，所述数模转换器(13)的第二端与所述第三低通滤波器(14) 的第一端电性连接，所述第三低通滤波器(14)的第二端与所述压控晶体振荡器(1)的第二端电性连接。

2.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述压控晶体振荡器(1)的频率为90MHz；所述功率分配器(2)选用四路功分器SCA-4-10+，输出信号的频率为90MHz。

3.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述可编程逻辑阵列(3)选用XC6SLX16-2CSG225I。

4.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述第一直接数字频率合成器(4)选用AD9956，所述第一直接数字频率合成器(4)的频率控制字寄存器为48位。

5.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述第二直接数字频率合成器(5)选用AD9913。

6.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述模数转换器(12)选用的是模数转换器AD7768-1。

7.如权利要求1所述的铷原子频标的锁频环路，其特征在于，所述数模转换器(13)选用的是24位低功率高分辨率全集成数模转换器DAC1282。