[实用新型]电平移位电路以及集成电路

说明书

本实用新型提供一种电平移位电路以及集成电路，该电平移位电路包括：一负载单元，用以接收电源电压信号以及第一控制信号以产生栅极控制信号；一输入单元，用以接收输入信号以使所述栅极控制信号接地；以及多个偏置单元，设于所述负载单元和所述输入单元之间，所述多个偏置单元用以接收偏置电压信号以使所述栅极控制信号传输至所述输入单元，多个所述偏置单元相互串联并耦接至所述负载单元；其中，所述电平移位电路用于将第一信号转化成第二信号，所述第二信号的电压大于所述第一信号的电压。本实用新型可以提高电平移位电路的鲁棒性。

技术领域

本实用新型涉及集成电路领域，具体涉及一种电平移位电路以及集成电路。

背景技术

电平移位电路将低压逻辑控制信号转换为高压逻辑控制信号，实现低压逻辑输入级对高压逻辑输出级的控制，在显示驱动以及闪存等方面有广泛的应用。在液晶显示器的源极驱动芯片、电源管理芯片、时序控制芯片等应用中，电平移位电路一方面要求较低电压输入，另一方面又要求能在较大电源噪声的情况下正常工作。

如图1所示，现有技术提供一种用于LCD模块的扫描驱动器的现有低压输入型电平移位电路，其将一低压数字信号转换为高压数字信号。该电平移位电路包含两个LV(低压)MOS晶体管M1-M2和四个HV(高压)MOS晶体管M3-M6。两个LV NMOS晶体管M1及M2的源极及基板(substrate)连接至接地电压VSSA，漏极分别连接至两个HV NMOS晶体管M5及M6的源极，M5和M6的基板连接至接地电压VSSA，栅极连接至控制信号VB，VB具有合适的电压，可以同时保证M5和M6导通，并且保护LV NMOS M1和M2免受来自高电源电压VDDA的损害，漏极分别连接至两个HV PMOS晶体管M3和M4的漏极，M3和M4的源极及基板连接至电源电压VDDA(例如9伏特或18伏特)。然而在多个驱动较大负载的缓冲同时进行翻转工作时，高电压电源容易产生较大噪声，在高电源噪声影响下，现有技术提供的电平移位电路会出现一些问题，例如：首先，输出信号状态切换的时间会增加。第二，可能在所有六个晶体管M1-M6皆导通时产生DC电流路径，从而消耗较大电流。第三，由于DC电流栓锁(latch)而使得转态(switchingstates)失败。进而造成现有技术提供的电平移位电路在低电压输入，在较大电源噪声的情况容易出现不能正常工作的问题。

实用新型内容

本实用新型提供一种电平移位电路以及集成电路，用以解决电平移位电路在低电压输入，在较大电源噪声的情况容易出现不能正常工作的问题。

根据本实用新型的第一方面，本实用新型提供一种电平移位电路，包括：一负载单元，用以接收电源电压信号以及第一控制信号以产生栅极控制信号；一输入单元，用以接收输入信号以使所述栅极控制信号接地；以及多个偏置单元，设于所述负载单元和所述输入单元之间，所述多个偏置单元用以接收偏置电压信号以使所述栅极控制信号传输至所述输入单元，多个所述偏置单元相互串联并耦接至所述负载单元，所述多个偏置单元包括第一偏置单元、第二偏置单元以及第三偏置单元，所述第一偏置单元用于限制所述输入单元的漏级电位，所述第二偏置单元用于限制第一偏置单元的漏级电位，所述第三偏置单元用于提供所述负载单元的栅极控制电源；其中，所述电平移位电路用于将第一信号转化成第二信号，所述第二信号的电压大于所述第一信号的电压。