[实用新型]一种DCS模拟量输入采集AI卡件结构

权利要求书

1.一种DCS模拟量输入采集AI卡件结构，其特征在于，包括模拟量输入4-20mA采集模块(1)、主处理器模块(2)、通信传输模块(3)和电源模块(4)；

所述模拟量输入4-20mA采集模块(1)输入端设置有8路模拟量输入通道，转换后的数字量信号输出与所述主处理器模块(2)数字量端口相连；

所述通信传输模块(3)经通信端口与所述主处理器模块(2)通信端口相连；

所述电源模块(4)输入端与外接电源连接，将外接电源转换为所述模拟量输入4-20mA采集模块(1)、主处理器模块(2)、通信传输模块(3)需要的额定电压，所述电源模块(4)与所述模拟量输入4-20mA采集模块(1)、主处理器模块(2)和通信传输模块(3)连接并为其供电。

2.根据权利要求1所述的一种DCS模拟量输入采集AI卡件结构，其特征在于，所述模拟量输入4-20mA采集模块(1)包括接口电路、信号处理电路和AD转换电路，所述接口电路为8个两端口端子，奇数编号引脚与外接输入4-20mA信号的正端相连，偶数编号引脚均与外接4-20mA信号地相连，所述接口电路用于将仪表传输的4-20mA信号引接至所述模拟量输入4-20mA采集模块(1)；所述信号处理电路包括8个250Ω采样电阻、2组运算放大器跟随电路，每个250Ω采样电阻与对应的接口电路相连，所述250Ω采样电阻用于将4-20mA模拟量信号转换为1-5V电压信号，并提供给运算放大器跟随电路，所述运算放大器跟随电路包括两片4通道运算放大器芯片和电阻，所述运算放大器跟随电路用于减小1-5V电压信号的内阻并提供给所述AD转换电路；所述AD转换电路包括5V基准电路和AD转换芯片电路，所述5V基准电路的输出端与所述AD转换芯片电路基准电压端相连，所述5V基准电路包括两个基准电源芯片和两个可调电阻，所述5V基准电路用于为AD转换芯片电路提供模/数转换必须的基准电压，所述AD转换芯片电路包括两个4通道AD转换芯片，所述AD转换芯片电路用于将1-5V电压信号转换为数字量信号。

3.根据权利要求1所述的一种DCS模拟量输入采集AI卡件结构，其特征在于，所述主处理器模块(2)包括主处理器、主处理器模块时钟系统和主处理器模块复位系统，所述主处理器模块时钟系统连接至所述主处理器时钟端口，为所述主处理器提供时钟节拍信号，所述主处理器模块复位系统与所述主处理器复位端口相连，用于使所述主处理器装载的程序介质从头开始执行，所述主处理器数字量端口与所述模拟量输入4-20mA采集模块(1)中AD转换芯片输出端口相连，所述主处理器用于采集、分析、传输模拟量输入4-20mA采集模块(1)输入模拟量信号；所述主处理器设置两路数字量输入通道，其中一路属于备用通道。

4.根据权利要求3所述的一种DCS模拟量输入采集AI卡件结构，其特征在于，所述主处理器采用STC89C52芯片，所述主处理器通信端为串行通信端口，所述主处理器数字量P0通道和P1通道采集4路模拟量信号，其中P1通道为备用通道，所述主处理器数字量P2通道和P3通道采集4路模拟量信号，其中P3通道第8、9、10、11、12引脚为备用通道。

5.根据权利要求1所述的一种DCS模拟量输入采集AI卡件结构，其特征在于，所述通信传输模块(3)包括通信处理器模块和工业以太网传输模块，所述通信处理器模块包括通信处理器、通信处理器模块时钟系统、通信处理器模块复位系统和RAM系统，所述通信处理器模块时钟系统与所述通信处理器时钟端口相连，所述通信处理器模块复位系统与所述通信处理器复位端口相连，所述RAM系统8路输入信号经锁存器与所述通信处理器数字量端口相连，剩余8路输入信号直接与所述通信处理器数字量端口相连，所述通信处理器与所述主处理器模块(2)的主处理器通过通信端口相连，所述通信处理器用于收集所述主处理器模块采集的模拟量信号，并传输至所述以太网传输模块；所述工业以太网传输模块包括以太网控制器、网络变压器和以太网接口，所述以太网控制器与所述通信处理器模块输出信号相连，所述以太网控制器输出经网络变压器与所述以太网接口相连，所述以太网控制器用于将还原后的模拟量信号转换为工业以太网信号传输至DCS中央控制单元。