[实用新型]用于图像传感器的高精度同步模数混合信号发生器

说明书

本实用新型公开了一种用于图像传感器的高精度同步模数混合信号发生器，属于图像传感器成像领域，其包括一块时钟板卡、至少一块AWG板卡和至少一块LVDS板卡。所述时钟板卡包括第一FPGA系统控制模块、第一时钟同步模块和第一本地基准时钟模块，每个AWG板卡包括第二FPGA系统控制模块、第二时钟同步模块和多个DAC模块，所述LVDS板卡包括第三FPGA系统控制模块和第三时钟同步模块。本实用新型通过时钟板卡为AWG板卡与LVDS板提供参考时钟和触发脉冲，实现了多块AWG板卡与LVDS板卡间多通道DAC输出信号和LVDS时序信号的高精度同步输出控制。

技术领域

本实用新型涉及图像传感器成像领域，特别是指一种用于图像传感器的高精度同步模数混合信号发生器。

背景技术

通常情况下，使用任意波形发生器(AWG)板卡可以单独产生任意波形的模拟信号，而数字LVDS信号则需要LVDS板卡产生。但在图像传感器成像领域，图像传感器的驱动信号通常包括多路模拟信号与数字时序信号，同时，各信号的相位具有严格的对应关系，并需要实现相位关系可精确调整。尤其对于大面阵图像传感器，需要数量较多的模拟信号与数字时序信号，资源需求庞大，同步要求较高。

在图像传感器测试领域，目前并没有实现多路模拟信号与数字LVDS信号混合的高精度同步信号发生器。因此，研究高精度同步模数混合信号发生器是非常有必要的。

实用新型内容

本实用新型提供一种用于图像传感器的高精度同步模数混合信号发生器，本实用新型实现了多块AWG板卡与LVDS板卡间多通道DAC输出信号和LVDS时序信号的高精度同步输出控制。

为解决上述技术问题，本实用新型提供技术方案如下：

一种用于图像传感器的高精度同步模数混合信号发生器，包括一块时钟板卡、至少一块AWG板卡和至少一块LVDS板卡，其中：

所述时钟板卡包括第一FPGA系统控制模块、第一时钟同步模块和第一本地基准时钟模块，每个AWG板卡包括第二FPGA系统控制模块、第二时钟同步模块和多个DAC模块，所述LVDS板卡包括第三FPGA系统控制模块和第三时钟同步模块；

所述第一FPGA系统控制模块分别与所述第二FPGA系统控制模块和第三FPGA系统控制模块电连接并分别向所述第二FPGA系统控制模块和第三FPGA系统控制模块输入触发脉冲；

所述第一FPGA系统控制模块与第一时钟同步模块电连接，所述第一本地基准时钟模块与所述第一时钟同步模块电连接并向所述第一时钟同步模块输入第一基准时钟；所述第一时钟同步模块分别与所述第二时钟同步模块和第三时钟同步模块电连接并分别向所述第二时钟同步模块和第三时钟同步模块输入以所述第一基准时钟为基准时钟得到的参考时钟；

所述第二时钟同步模块与所述第二FPGA系统控制模块电连接并向所述第二FPGA系统控制模块输入以所述参考时钟为基准时钟得到的第一参考时钟，所述第二时钟同步模块与每个DAC模块电连接并分别向每个DAC模块输入以所述参考时钟为基准时钟得到的第一采样时钟，所述第一参考时钟和第一采样时钟相位对齐；所述第二FPGA系统控制模块分别与每个DAC模块电连接并分别向每个DAC模块输入以第一参考时钟为参考得到的数据时钟以及同步信号；

所述第三时钟同步模块与所述第三FPGA系统控制模块电连接并向所述第三FPGA系统控制模块输入以所述参考时钟为基准时钟得到的第二参考时钟，所述第三FPGA系统控制模块以所述第二参考时钟为参考输出LVDS时序信号。

进一步的，所述时钟板卡还包括第一网络模块，所述第一网络模块与所述第一FPGA系统控制模块电连接；所述AWG板卡还包括第二网络模块，所述第二网络模块与所述第二FPGA系统控制模块电连接；所述LVDS板卡还包括第三网络模块，所述第三网络模块与所述第三FPGA系统控制模块电连接；所述第一网络模块分别与所述第二网络模块和第三网络模块电连接并分别向所述第二网络模块和第三网络模块输入通信信号。