[实用新型]用于图像传感器的高精度同步模数混合信号发生器

权利要求书

1.一种用于图像传感器的高精度同步模数混合信号发生器，其特征在于，包括一块时钟板卡、至少一块AWG板卡和至少一块LVDS板卡，其中：

所述时钟板卡包括第一FPGA系统控制模块、第一时钟同步模块和第一本地基准时钟模块，每个AWG板卡包括第二FPGA系统控制模块、第二时钟同步模块和多个DAC模块，所述LVDS板卡包括第三FPGA系统控制模块和第三时钟同步模块；

所述第一FPGA系统控制模块分别与所述第二FPGA系统控制模块和第三FPGA系统控制模块电连接并分别向所述第二FPGA系统控制模块和第三FPGA系统控制模块输入触发脉冲；

所述第一FPGA系统控制模块与第一时钟同步模块电连接，所述第一本地基准时钟模块与所述第一时钟同步模块电连接并向所述第一时钟同步模块输入第一基准时钟；所述第一时钟同步模块分别与所述第二时钟同步模块和第三时钟同步模块电连接并分别向所述第二时钟同步模块和第三时钟同步模块输入以所述第一基准时钟为基准时钟得到的参考时钟；

所述第二时钟同步模块与所述第二FPGA系统控制模块电连接并向所述第二FPGA系统控制模块输入以所述参考时钟为基准时钟得到的第一参考时钟，所述第二时钟同步模块与每个DAC模块电连接并分别向每个DAC模块输入以所述参考时钟为基准时钟得到的第一采样时钟，所述第一参考时钟和第一采样时钟相位对齐；所述第二FPGA系统控制模块分别与每个DAC模块电连接并分别向每个DAC模块输入以第一参考时钟为参考得到的数据时钟以及同步信号；

所述第三时钟同步模块与所述第三FPGA系统控制模块电连接并向所述第三FPGA系统控制模块输入以所述参考时钟为基准时钟得到的第二参考时钟，所述第三FPGA系统控制模块以所述第二参考时钟为参考输出LVDS时序信号。

2.根据权利要求1所述的用于图像传感器的高精度同步模数混合信号发生器，其特征在于，所述时钟板卡还包括第一网络模块，所述第一网络模块与所述第一FPGA系统控制模块电连接；所述AWG板卡还包括第二网络模块，所述第二网络模块与所述第二FPGA系统控制模块电连接；所述LVDS板卡还包括第三网络模块，所述第三网络模块与所述第三FPGA系统控制模块电连接；所述第一网络模块分别与所述第二网络模块和第三网络模块电连接并分别向所述第二网络模块和第三网络模块输入通信信号。

3.根据权利要求2所述的用于图像传感器的高精度同步模数混合信号发生器，其特征在于，所述AWG板卡还包括第二本地基准时钟模块，所述第二本地基准时钟模块与所述第二时钟同步模块电连接并向所述第二时钟同步模块输入第二基准时钟作为第二时钟同步模块的基准时钟；所述LVDS板卡还包括第三本地基准时钟模块，所述第三本地基准时钟模块与所述第三时钟同步模块电连接并向所述第三时钟同步模块输入第三基准时钟作为第三时钟同步模块的基准时钟。

4.根据权利要求3所述的用于图像传感器的高精度同步模数混合信号发生器，其特征在于，所述LVDS板卡还包括FIFO存储器，所述FIFO存储器分别与所述第三FPGA系统控制模块和第三网络模块电连接。

5.根据权利要求4所述的用于图像传感器的高精度同步模数混合信号发生器，其特征在于，所述第一本地基准时钟模块、第二本地基准时钟模块和第三本地基准时钟模块为低噪声低频晶体振荡器，所述第一网络模块、第二网络模块和第三网络模块为以太网通信模块。

6.根据权利要求5所述的用于图像传感器的高精度同步模数混合信号发生器，其特征在于，所述第一本地基准时钟模块、第二本地基准时钟模块和第三本地基准时钟模块分别与所述第一时钟同步模块、第二时钟同步模块和第三时钟同步模块的SEC端口连接。