[实用新型]一种多层瓷介电容器有效
| 申请号: | 202021116338.0 | 申请日: | 2020-06-16 |
| 公开(公告)号: | CN212303394U | 公开(公告)日: | 2021-01-05 |
| 发明(设计)人: | 吴胜琴;李豪杰;李凯;胡丹丹 | 申请(专利权)人: | 北京元六鸿远电子科技股份有限公司 |
| 主分类号: | H01G2/04 | 分类号: | H01G2/04;H01G2/10 |
| 代理公司: | 北京汇信合知识产权代理有限公司 11335 | 代理人: | 周文 |
| 地址: | 100070 北京市丰台*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 多层 电容器 | ||
本实用新型公开了一种多层瓷介电容器,包括:一层或多层堆叠的电容器芯片;堆叠的电容器芯片的两端均与金属框架焊接固定;每个金属框架的两端设有焊盘;每个金属框架的底部设有引脚,引脚焊接固定在线路板上;和/或,堆叠的电容器芯片的芯片底面粘接固定在线路板上。本实用新型的多层瓷介电容器能有效减少线路板的焊盘面积,适合小型化、高密度封装,提高空间利用率,降低电路的ESR及ESL。
技术领域
本实用新型涉及电容器技术领域,具体涉及一种多层瓷介电容器。
背景技术
现有金属支架电容器的基本结构是:一个或多个片式电容器芯片水平或垂直堆叠在一起,与两片金属框架焊接后,形成一个金属支架电容器产品。
上述结构的金属支架电容器,在安装时一般都是将引脚焊到线路板的焊盘上;当电容需与电感或电阻等元器件连接时,这些元器件同样需要焊到线路板的焊盘上,较多的焊盘会限制线路板上各种元器件的设计摆放,空间利用率较低,且线路的增长会增加电路的等效串联电阻ESR及等效串联电感ESL。
实用新型内容
针对现有技术中存在的不足之处,本实用新型提供一种多层瓷介电容器。
本实用新型公开了一种多层瓷介电容器,包括:
一层或多层堆叠的电容器芯片;
堆叠的所述电容器芯片的两端均与金属框架焊接固定;
每个所述金属框架的两端设有焊盘;
每个所述金属框架的底部设有引脚,所述引脚焊接固定在线路板上;和/或,堆叠的所述电容器芯片的芯片底面粘接固定在线路板上。
作为本实用新型的进一步改进,多个所述电容器芯片水平或竖直堆叠。
作为本实用新型的进一步改进,所述电容器芯片为贴片式电容或电阻。
作为本实用新型的进一步改进,所述金属框架的中部相对应所述电容器芯片的焊接位置设有凹槽。
作为本实用新型的进一步改进,所述金属框架和焊盘或者所述金属框架、焊盘和引脚为一体式结构。
作为本实用新型的进一步改进,所述焊盘为所述金属框架两端向内或向外的弯曲部。
作为本实用新型的进一步改进,所述焊盘上不开孔、开圆孔或开方孔。
作为本实用新型的进一步改进,所述引脚为所述金属框架底部向内或向外的弯曲部。
作为本实用新型的进一步改进,所述金属框架、焊盘和引脚为铁镍合金或铜合金的金属框架,厚度范围为0.1-1.0mm。
作为本实用新型的进一步改进,堆叠的所述电容器芯片的芯片底面通过粘接胶粘接固定在线路板上。
与现有技术相比,本实用新型的有益效果为:
本实用新型的多层瓷介电容器能有效减少线路板的焊盘面积,适合小型化、高密度封装,提高空间利用率,降低电路的ESR及ESL。
附图说明
图1为本实用新型一种实施例公开的水平堆叠的多层瓷介电容器的结构示意图;
图2为本实用新型一种实施例公开的垂直堆叠的多层瓷介电容器的结构示意图;
图3为图1或图2的侧视图。
图中:
1、2、3,电容器芯片;4,金属框架;5,凹槽;6,焊盘;7,芯片底面;8,引脚。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京元六鸿远电子科技股份有限公司,未经北京元六鸿远电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202021116338.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:介电传感器探头过滤装置
- 下一篇:一种适用于扶梯的婴幼儿手推车





