[实用新型]交错模数转换器系统

说明书

本公开的实施例涉及一种交错模数转换器系统。该交错模数转换器系统包括：第一模数转换器，具有用于在第一时间段期间对模拟信号进行采样的输入，用于提供数字信号的输出以及用于接收第一电源电压的电源端子；第二模数转换器，具有用于在第二时间段期间对模拟信号进行采样的输入，用于提供数字信号的输出以及用于接收第二电源电压的电源端子；第一偏差估计器，用于估计第一模数转换器的偏差值；第二偏差估计器，用于估计第二模数转换器的偏差值；以及比较器，用于比较偏差值，响应于比较器的第一输出值而调整第一电源电压，并且响应于比较器的第二输出值而调整第二电源电压。

技术领域

本公开一般涉及消除模数转换器(ADC)中的偏差失配(skew mismatch)的系统和方法。

背景技术

时间交错是一种技术，其允许使用多个ADC以比每个单个数据转换器的操作采样速率更快的速率将模拟输入信号处理成数字输出信号。时间交错包括对M个相同ADC的并行阵列进行时分复用(如图1中所示)，以实现更高的净采样速率102(f_s，其中采样周期T_s＝1/f_s)，即使该阵列中的每个ADC实际上以f_s/M的较低速率进行采样(和转换)。因此，例如，可以通过使四个10比特/100MSPS(每秒百万次采样)ADC交错来实现10比特/400MSPS ADC。

图1是包括多个ADC的交错ADC 100，包括ADC₁、ADC₂...ADC_M。ADC 100可以包括任意数目的ADC。ADC的输入耦合在一起，以通过模拟开关前端电路装置104选择性地接收输入电压V_IN。通过数字输出多路复用器电路装置106将ADC的输出对应地选择性地耦合在一起，以生成表示输入模拟信号V_IN的复合输出数字信号D_OUT。交错ADC 100具有fs的有效采样速率102，而每个单个ADC具有f_s/M的采样速率。

在图1中，模拟输入V_IN(t)由“M”个ADC采样，并且产生组合的数字输出数据系列D_OUT。ADC₁首先对V_IN(t₀)采样，然后开始将其转换成n比特数字表示。T_s秒之后，ADC₂对V_IN(t₀+T_s)进行采样，并且开始将其转换成n比特数字表示形式。然后，T_s秒后，ADC₃将对V_IN(t₀+2T_s)进行采样，等等。在ADC_M对V_IN(t₀+(M-1)×T_s)进行采样之后，下一个采样周期将从ADC₁对V_IN(t₀+M×T_s)采样开始。

当ADC的n比特输出以与采样操作相同的顺序依次可用时，这些数字n比特字由图1右侧所示的解复用器收集。在这里，生成重新组合的数据输出序列D_OUT(t₀+L)、D_OUT(t₀+L+T_s)、D_OUT(t₀+L+2T_s)...。“L”表示每个单个ADC的固定转换时间，并且该重新组合的数据序列是具有采样速率f_s的n比特数据系列。因此，尽管各个ADC(通常被称为“通道”)是以f_s/M采样的n比特ADC，但交错ADC 100等效于以f_s采样的单个n比特ADC。输入模拟信号V_IN由交错ADC100中的ADC分别处理，然后在输出处重新集合以形成输入V_IN的高数据速率表示D_OUT。