[实用新型]一种基于CMOS的逻辑IO口输入幅值控制电路

说明书

本实用新型公开了一种基于CMOS的逻辑IO口输入幅值控制电路，包括第一反相器、第二反相器、电压调节电路，所述电压调节电路与第一反相器串联，并与第二反相器并联，所述电压调节电路的电流为在基准处获得的基准电流I0。本实用新型旨在确保在特殊要求的输入幅值范围内能够正常有效地接受来自IO的信号，同时避免噪声对其的影响。本实用新型性能可靠、结构简单、面积小，具有较好的实用性。

技术领域

本实用新型属于逻辑IO口输入幅值控制电路的技术领域，具体涉及一种基于CMOS的逻辑IO口输入幅值控制电路。

背景技术

在某些系统应用中，对于和某些系统相连接的芯片，通过系统来控制芯片。然而，在运行时或一些特殊环境（如高频磁场等），系统或是环境会产生一些噪声，这些噪声可能出现在该芯片的控制IO上。如果噪声引起的电压幅值变化量有几百毫伏，IO口就有较大的概率识别出错误的信号，引起芯片控制失效或者传递错误信息。

此外，如图1所示，一般芯片反相器结构的IO口输入幅值一般为该芯片的电源电压，其翻转幅值为电源电压的一半，在大多数应用中正常情况此设计是没有什么问题，电源电压的一般也能很好地抑制噪声。然而，在特殊要求中，如电源电压为5V，系统要求有效低电平为1V，有效高电平为2V，即IO口电压在小于等于1V时，认为此时IO口逻辑为‘0’，IO口电压大于等于2V时，认为IO口逻辑为‘1’。按照传统的反相器结构的输入控制，可以调整反相器尺寸达到此要求，但是随着工艺角的变化输入IO的翻转阈值也会有很大的变化，甚至超过要求的幅值，这样做会给芯片带来风险。

实用新型内容

本实用新型的目的在于提供一种基于CMOS的逻辑IO口输入幅值控制电路，旨在解决上述问题，提供一种可靠、结构简单、面积小的控制电路。

本实用新型主要通过以下技术方案实现：

一种基于CMOS的逻辑IO口输入幅值控制电路，包括第一反相器、第二反相器、电压调节电路，所述电压调节电路与第一反相器串联，并与第二反相器并联，所述电压调节电路的电流为在基准处获得的基准电流I0。

本实用新型基于反相器的输入结构，原理也是利用反相器翻转阈值为其供电电源的一半。在特殊情况下，如系统要求有效低电平为1V，有效高电平为2V，我们取其中心电压1.5V作为翻转阈值，那么如果将此反相器的电源设置为3V那么就可以实现设计要求，问题就转化为如何实现该3V的电源。

如果单独为此做一个LDO从设计复杂度和面积功耗开销来讲代价都较大，基于此种情况需要产生一个特定电压同时复杂度低面积功耗开销低的电路。本实用新型通过欧姆定律（电压等于电阻值乘流过该电阻的电流值）的角度来调整电阻或电流以得到我们想要的电压。在COMS电路中利用源跟随器可以将此电压拉至输出，如此就可以得到一个我们想要的电压源。本实用新型的结构简单、面积小，可以从芯片内部基准处引入一个基准电流或者内部引入一个恒温电流。

为了更好地实现本实用新型，进一步的，所述电压调节电路包括电阻R0以及场效应晶体管M1、M2；所述场效应晶体管M1与电阻R0串联，且与场效应晶体管M2连接构成源跟随器；所述场效应晶体管M2与第一反相器串联，并与第二反相器并联；基准电流I0流经场效应晶体管M1和电阻R0；通过调节R0或I0得到第一反相器的源电压。

本实用新型在使用过程中，M1与R0串联，（M1器件使用金属氧化物半导体场效应晶体管，R0器件使用高精度多晶硅电阻），M1与M2连接方式够成了源跟随器的结构，并且使用同一种器件。根据电路实际情况可调整M1与M2的比列来控制Vy点电压的波动幅度，M2与一个反相器串联连接。然后由M2与一个反相器组成的电路与另一个反相器并联组成输出结构，另一个反相器根据内部电路需求设计其驱动能力。所述反相器内部是由一个P型金属氧化物半导体场效应晶体管和N型金属氧化物半导体场效应晶体管串联构成。