[发明专利]一种芯片接口测试探针卡及测试方法

说明书

本发明实施例公开一种芯片接口测试探针卡及测试方法，涉及芯片测试技术领域，便于对芯片高速IO接口进行测试。所述探针卡包括印制电路板，所述印制电路板第一表面具有测试针点，所述印制电路板第二表面上设有基板，所述基板上布设有环回电路，在所述基板上还设有用于安装探针的安装部，所述环回电路包括输入端与输出端，所述输入端与输出端分别连接于所述安装部。本发明适用于晶圆级芯片接口测试场景中，特别是高速IO接口测试场合。

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种芯片接口测试探针卡及测试方法。

背景技术

集成电路芯片测试作为芯片制造中用于保证良品的一个重要环节，为了降低芯片测试封装成本，一般在晶圆级对用于封装芯片的晶粒(Die)进行识别。目前半导体行业中多采用自动测试仪ATE(Automatic Test Equipment)配合探针卡进行晶圆级芯片(即晶粒)可靠性测试。

在集成电路芯片的高速信号接口(一般将时钟频率超过100MHz或上升边小于1ns时，称为高频领域或高速领域)测试中，环回(Loopback)测试是一种非常重要的测试技术，其自发自测的形式可帮助测试集成电路芯片的物理链路。Loopback测试分为Internalloopback(内环回)及External loopback(外环回)，外环回较内环回测试范围更广，更全面。

其中，在一些外环回测试的硬件实现方案中，多以探针卡多层电路板(又称印制电路板，俗称PCB板)上布设环回电路方式进行外部环回测试，容易受到电路板上其它布线的影响，而出现反射，串扰，噪声等信号完整性问题，较难实现高速率的IO(InputOutput)接口测试速度，不便于对芯片高速IO接口进行测试。

发明内容

有鉴于此，本发明实施例提供一种芯片接口测试探针卡及测试方法，便于对芯片高速IO接口进行测试。

为达到上述发明目的，采用如下技术方案：

第一方面，本发明实施例提供一种芯片接口测试探针卡，包括印制电路板，所述印制电路板第一表面具有测试针点，所述印制电路板第二表面上设有基板，所述基板上布设有环回电路，在所述基板上还设有用于安装探针的安装部，所述环回电路包括输入端与输出端，所述输入端与输出端分别连接于所述安装部。

结合第一方面，在第一方面的第一种实施方式中，所述环回电路为差分环回电路。

结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，所述差分环回电路为RC差分环回电路或LC差分环回电路。

结合第一方面的第一或第二种实施方式，在第一方面的第三种实施方式中，所述差分环回电路包括并行布设于基板上的第一差分信号线路及第二差分信号线路，在所述第一差分信号线路的节点上设有第一耦合电容，在所述第二差分信号线路的节点上设有第二耦合电容。

结合第一方面的第一至第三任一种实施方式，在第一方面的第四种实施方式中，所述差分环回电路为RC差分环回电路时，所述差分环回电路还包括并行布设于基板上的第三差分信号线路与第四差分信号线路，所述第三差分信号线路包括第一前置级信号线与第一后置级信号线，所述第一前置级信号线连接于所述第一耦合电容第一端，所述第一后置级信号线连接于所述第一耦合电容第二端，在所述第一前置级信号线上设有第一电阻，在所述第一后置级信号线上设有第二电阻；

所述第四差分信号线路包括第二前置级信号线与第二后置级信号线，所述第二前置级信号线连接于所述第二耦合电容第一端，所述第二后置级信号线连接于所述第二耦合电容第二端，在所述第二前置级信号线上设有第三电阻，在所述第二后置级信号线上设有第四电阻；

所述差分环回电路为LC差分环回电路时，RC差分环回电路中的电阻用电感代替。