[发明专利]一种半导体器件

说明书

本申请提供了一种半导体器件。半导体器件包括：衬底，具有第一导电类型；浅沟槽隔离结构，设置于所述衬底中且呈第一环形结构，所述衬底被所述浅沟槽隔离结构环绕的区域为有源区；漏极掺杂区，具有第二导电类型，设置于所述有源区的中心区域的上表面；源极掺杂区，具有第二导电类型，设置于所述漏极掺杂区的两侧的所述有源区的上表面，且与所述漏极掺杂区间隔设置；场氧化层，设置于所述有源区内的所述衬底的上表面且呈第二环形结构，并环绕所述漏极掺杂区；栅极多晶，设置于所述衬底的上表面且呈第三环形结构，并环绕所述场氧化层；漂移区，具有第二导电类型，设置于所述衬底中并包围所述漏极掺杂区。

技术领域

本申请涉及半导体领域，具体而言涉及一种半导体器件。

背景技术

N型横向双扩散金属氧化物半导体(NLDMOS)器件的设计中，在漂移区区域用STI(浅沟槽隔离，shallow trench isolation)帮助耐压已无法满足要求，主要原因是：高压NLDMOS器件，为了满足高耐压、低导通电阻的特性需求，势必要增加漂移区的掺杂浓度；但STI结构由于其自身形貌特点会在拐角(Corner)处产生较大的电场；在高压应用，特别是耐压需求大于100V的超高压应用领域，该电场会造成器件的提前击穿烧毁以及电学特性的严重退化问题，因而在超高压NLDMOS器件领域具有局限性。

为了解决该问题虽然有一些改进方法，例如将硅局部氧化隔离(Local Oxidationof Silicon)结构取代漂移区的STI结构，辅助器件耐压；该方法虽可有效帮助器件耐压提升，但是如何将LOCOS工艺与STI工艺完美结合，降低工艺兼容给器件带来的不良影响，是目前需要解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的至少一个问题，本申请第一方面提供了一种半导体器件，包括：

衬底，具有第一导电类型；

浅沟槽隔离结构，设置于所述衬底中且呈第一环形结构，所述衬底被所述浅沟槽隔离结构环绕的区域为有源区；

漏极掺杂区，具有第二导电类型，所述第一导电类型与所述第二导电类型为相反的导电类型，设置于所述有源区的中心区域的上表面；

源极掺杂区，具有第二导电类型，设置于所述漏极掺杂区的两侧的所述有源区的上表面，且与所述漏极掺杂区间隔设置，所述漏极掺杂区与所述源极掺杂区的连线方向为第一方向，在所述衬底所在平面内且与所述第一方向垂直的方向为第二方向；

场氧化层，设置于所述有源区内的所述衬底的上表面且呈第二环形结构，并环绕所述漏极掺杂区，所述场氧化层的外边界与所述浅沟槽隔离结构之间有预设间距，所述预设间距大于0；

栅极多晶，设置于所述衬底的上表面且呈第三环形结构，并环绕所述场氧化层，在所述第一方向上，所述栅极多晶从所述源极掺杂区的上方延伸至所述场氧化层的上方，在所述第二方向上，所述栅极多晶从所述浅沟槽隔离结构的上方延伸至所述场氧化层的上方，所述栅极多晶与所述衬底间还设有栅氧化层；

漂移区，具有第二导电类型，设置于所述衬底中并包围所述漏极掺杂区，且与所述源极掺杂区间隔设置，所述漂移区还沿所述第二方向延伸至所述浅沟槽隔离结构的下方。

可选地，所述有源区在所述第二方向上的延伸区域为器件耐压区；所述有源区在所述第一方向上的所述漏极掺杂区与所述源极掺杂区之间的区域为器件工作及耐压区。

可选地，所述场氧化层在所述第一方向上的长度尺寸小于所述场氧化层在所述第二方向上的长度尺寸。

可选地，所述栅极多晶在所述第一方向上的长度尺寸小于所述所述栅极多晶在所述第二方向上的长度尺寸。