[发明专利]提高内存透明大页性能的方法、装置及用户设备、存储介质

说明书

本发明提供一种提高内存透明大页性能的方法、装置及用户设备、存储介质。所述方法包括：内存管理单元MMU将其管理的内存空间分为普通页区域和透明大页区域；所述内存管理单元MMU获取内存分配请求；根据所述内存分配请求，为应用程序分配不同类型的内存页面，同时为所述内存页面生成对应的页表及快速查找页表TLB。本发明能够增加内存管理的灵活性，从而提高内存利用率。

技术领域

本发明涉及计算机技术领域，尤其涉及一种提高内存透明大页性能的方法、装置及用户设备、存储介质。

背景技术

内存管理(Memory Management)是操作系统设计中最重要和最复杂的内容之一。虽然计算机硬件一直在飞速发展，内存容量也在不断增长，但是仍然不可能将所有用户进程和系统所需要的全部程序和数据放入内存中，所以操作系统必须将内存空间进行合理地划分和有效地动态分配。

内存管理单元(MMU)位于处理器内核和连接高速缓存以及物理存储器的总线之间。当处理器内核取指令或者存取数据的时候，都会提供一个有效地址或者称为虚拟地址。有效地址不需要和系统的实际硬件物理地址相匹配，而是通过MMU将有效地址映射成对应的物理地址，以访问指令和数据。

每条MMU匹配规则所对应的存储器的大小定义为页。页的大小通常设定为不会对程序的性能造成显著影响的最小的程序和代码的长度。当暂时不使用物理内存的内容时，可将其保存到硬盘等外部存储器里，将其空间用于其他程序，这个操作为内存页换出swap；当再次使用这部分内容时再从外部存储器写回到实际物理内存中。通常的页设定为x86中为4kB，Arm64中常用4kB或64kB。

为了加快MMU规则匹配的处理过程，有效地址和实际物理地址的对应表通常保存在一块单独的高速缓存中，称为旁路转换缓冲(Translation Lookaside Buffer，TLB，或称快表)，TLB和实际物理存储器可以同时进行并行的访问。有效地址的高位作为在TLB进行匹配查找的依据，而有效地址的低位作为页面内的偏址。但是TLB容量较小，只能容纳很少的条目。

目前常见操作系统，内存页面的默认大小被设置为4kB，虽然原则上内存页面大小是可配置的。在Linux操作系统上运行内存需求量较大的应用程序时，由于其采用的默认页面大小为4kB，因而将会产生较多TLB未命中和缺页中断，从而大大影响应用程序的性能。当操作系统以2MB甚至更大(比如1GB，不同的系统可能支持更多的种类)作为分页的单位时，将会大大减少TLB丢失Miss和缺页中断的数量，显著提高应用程序的性能。这也正是Linux内核引入大页支持的直接原因。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：当应用仅需要少量字节时就分配一个2MB的大页，会导致内存巨大的浪费。

发明内容

本发明提供提一种提高内存透明大页性能的方法、装置及用户设备，能够提高内存透明大页性能的方法、装置及用户设备、存储介质，能够增加内存管理的灵活性，从而提高内存利用率。

一方面，提供一种提高内存透明大页性能的方法，包括：

内存管理单元MMU将其管理的内存空间分为普通页区域和透明大页区域；

所述内存管理单元MMU获取内存分配请求；

根据所述内存分配请求，为应用程序分配不同类型的内存页面，同时为所述内存页面生成对应的页表及快速查找页表TLB。

可选的，所述内存管理单元MMU将其管理的内存空间分为普通页区域和透明大页区域的步骤之前，

所述方法还包括：所述内存管理单元MMU在预定位置的寄存器上设置区隔参数值HPZ，所述区隔参数值HPZ用于标识内存的普通页区域与透明大页区域之间的分隔点位置的地址。