[发明专利]一种确定block端口时钟域的方法

权利要求书

1.一种确定block端口时钟域的方法，其特征在于，包括以下步骤：

S1、在STA工具中得到各个port的timing report；

S2、对得到的timing report进行批量的分析处理；

执行步骤S1用于获取以下信息：

A1、除时钟port外所有的input及output port；

A2、各个port到各个时钟域的timing report；

获取A2中所述的信息时需预先移除所有的clock group、case analysis、disabletiming、input delay、output delay；

步骤S1所述的在STA工具中得到各个port的timing report的方法包括：

C1、将all_inputs -exclude_clock_ports输出结果保存到一个文件中；

C2、移除 clock group、case analysis、disable timing、input delay、outputdelay；

C3、创建临时virtual clock；

C4、针对创建的virtual clock设置input delay、output delay；

C5、报告每一个input port到每一个时钟域的timing，每一个时钟域到每一个outputport的timing，将结果分别保存在文件中；

步骤S2所述的对得到的timing report进行批量的分析处理的方法包括：

D1、设置每个时钟域的delay value；

D2、针对步骤S1输出的timing报告进行分析，找到路径startpoint和endpoint；D3、判断startpoint、endpoint的行是否同时包含clock，包含则进行步骤D4，否则则提取这一行及其下一行后执行步骤D5；

D4、只提取这一行，并将此行的clock进行换行，以方便后续处理；

D5、从提取的行里提取相关信息，生成sdc；

D6、判断所有的input port、output port都设置了delay，是则结束，否则进行步骤D7；

D7、对未设置的port另外单独设置delay后结束。

2.根据权利要求1所述的一种确定block端口时钟域的方法，其特征在于：获取A2中所述的信息时需要在移除所有的clock group、case analysis、disable timing、inputdelay、output delay后创建一个临时的virtual clock——V_TMP_ADDED_CLK，然后对所有的input port设置一个V_TMP_ADDED_CLK时钟上的input delay，对所有的output port设置一个V_TMP_ADDED_CLK时钟上的output delay，input delay、output delay可以为任意值。

3.根据权利要求2所述的一种确定block端口时钟域的方法，其特征在于：获取A2中所述的信息时，针对每一个input port报告其到每一个时钟域的timing并将timing report保存到一个文本i2clk_timing.log中，同时针对每一个output port报告其来自每一个时钟域的timing并将timing report保存到一个文本clk2o_timing.log中。

4.根据权利要求1所述的一种确定block端口时钟域的方法，其特征在于，步骤S2中所述的对得到的timing report进行批量的分析处理的处理方法包括：

B1、设置每个时钟域的delay value；

B2、对文本i2clk_timing.log、clk2o_timing.log进行预处理；

B3、生成input delay、output delay的sdc文件；

B4、最终检查是否所有的port都设置了delay值，如果有port没有设置delay值则自动设置一个默认值。