[发明专利]一种数字T/R组件中频调制解调方法

权利要求书

1.一种数字T/R组件中频调制解调方法，其特征在于包括下述步骤：

步骤一：发射时，在一个雷达周期内发射N种不同频率、不同脉宽的扫频信号，在有限的时间内必须完成对DDS频率字、频率扫描率寄存器、扫描率定时器时钟和扫描频率步进字寄存器的配置；

步骤二：通过数字电路对DDS芯片的控制，使DDS产生系统工作所需要的连续波信号、线性调频信号和脉冲信号。

步骤三：通过缩短总配置时间提高配置速度，其中配置时间＝1/配置频率*总的配置字节(半字节、比特)数；

步骤四：接收时，微波回波信号下变频后产生中频信号并进入数字部分，模拟信号进入A/D转换器进行带通采样转化为数字信号，经过A/D采样后，中频信号的采样频率f_s以2π为周期延拓，有用信号被搬移到为中心的位置上，f₀为信号中心频率，而且采样后的信号不会发生频谱混叠，完全可以恢复采样前的模拟信号；将采样后数字信号的数据送给FPGA；

步骤五：在FPGA中将采样后数字信号分为N路中频信号进行正交解调，中频信号包含了N个不同频率、不同脉宽的扫频信号，信号经过FPGA后功分为N路信号，通过计算出正交数字本振信号，然后N路中频信号分别和N组不同的正交数字本振信号进行相乘运算，得到的零中频信号；

步骤六：通过设计截止频率的低通滤波器对零中频信号进行匹配滤波，将干扰和乘法器频谱搬移引入的高频分量及带外信号滤除。其中B_s为信号带宽。通过低通滤波器将不同频率的信号提取出来，得到IQ基带数字信号，送至信号处理分系统。

2.根据权利要求1所述的数字T/R组件中频调制解调方法，其特征在于：

所述步骤一中，采用FPGA内部对DDS芯片进行配置，将配置数据经过IO_update信号更新后被DDS内部控制逻辑识别，所以在f_n信号的IO_update信号更新后，立即配置f_n+1信号的初始频率和初始相位的控制数据，在下一个IO_update到来之前将所有控制数据写到SPI端口的缓存中。

3.根据权利要求1所述的数字T/R组件中频调制解调方法，其特征在于：

所述步骤三中，采用8线配置模式，使数据线为在一个时钟周期内配置一个字节的控制字，从而提高串行时钟的速度。

4.根据权利要求1所述的数字T/R组件中频调制解调方法，其特征在于：

所述低通滤波器窗函数法设计FIR滤波器。

5.根据权利要求1所述的数字T/R组件中频调制解调方法，其特征在于：

所述窗函数为卡塞尔窗。