[发明专利]加速运算装置、方法、集成电路芯片、计算装置和板卡

说明书

本公开涉及一种加速运算装置、方法、集成电路芯片、计算装置和板卡，其中计算装置可以包括在组合处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于计算装置和其他处理装置的数据。本公开的方案可以广泛应用于数据缓存中。

技术领域

本公开一般地涉及运算装置领域。更具体地，本公开涉及加速运算装置、方法、集成电路芯片、计算装置和板卡。

背景技术

目前，计算装置正在快速发展，随之而来的是算法越来越复杂，计算量越来越大。因此，集成的运算单元也越来越多。为了对运算进行加速，许多处理器的架构都采用分形计算的形式实现，因为它们都是将简单的基本运算单元以特定方式组织起来，最终达到并行计算的效果，以实现运算的加速。

然而，随着对运算速度的要求越来越高，这种分形计算仍然不能满足需求。因此如何获得一种能够对运算进行进一步加速的装置成为现有技术中需要解决的问题。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本公开的方案提供了一种加速运算装置及其方法、包括该加速运算装置的集成电路芯片、计算装置和板卡。

在一个方面中，本公开提供一种加速运算装置，其中，所述加速运算装置包括：数据缓存单元，其包括用于存储数据的多个存储块；所述数据缓存单元在由至少一个写指针组各自指向的存储块中存储数据；所述数据缓存单元从由多个读指针组各自指向的待读空间输出数据；其中，所述至少一个写指针组各自包括至少两个维度的写指针，所述多个读指针组各自包括至少两个维度的读指针。

在另一方面中，本公开提供一种利用加速运算装置实现的加速运算方法，其中，所述加速运算方法包括：利用所述加数运算装置的数据缓存单元根据接收到的一个数据读指令为所述多个运算单元中的至少一个运算单元提供运算数据；利用所述至少一个运算单元根据各自接收到的运算指令对接收到的所述运算数据进行运算。

在又一方面中，本公开提供一种集成电路芯片，其包括所述加速运算装置。在另一个实施例中，本公开的加速运算装置可以构成一个独立的集成电路芯片。

在又一方面中，本公开提供一种计算装置，其包括上述加速运算装置或上述集成电路芯片。

在又一方面中，本公开提供一种板卡，其包括上述计算装置。

利用本公开的加速运算装置、相应的缓存方法、集成电路芯片、计算装置和板卡，可以通过采用多个计算单元组织成为一个加速架构来综合提升运算速度。进一步地，本公开的加速运算装置可以在单个指令下实现任意的分组运算。由此，本公开的加速运算装置算力更高，可以广泛应用于各种加速运算中。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是示出根据本公开的一个实施例的加速运算装置的示意性框图；

图2是示出根据本公开的另一个实施例的加速运算装置的示意性框图；

图3是示出根据本公开的又一个实施例的加速运算装置的示意性框图；

图4是示出根据本公开的一个实施例的第一数据缓存模块的数据缓存器的示意性框图；

图5是示出根据本公开的另一个实施例的第一数据缓存模块的数据缓存器的示意性框图；

图6是示出根据本公开的一个实施例的加速运算方法的流程图；

图7是示出根据本公开的另一个实施例的加速运算方法的流程图；