[发明专利]数据缓存装置、方法、集成电路芯片、计算装置和板卡

说明书

本公开涉及一种数据缓存装置、方法、集成电路芯片、计算装置和板卡，其中计算装置可以包括在组合处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于计算装置和其他处理装置的数据。本公开的方案可以广泛应用于数据缓存中。

技术领域

本公开一般地涉及数据存储领域。更具体地，本公开涉及数据缓存装置、方法、集成电路芯片、计算装置和板卡。

背景技术

目前，在系统设计中，为了增加数据传输率、处理大量数据流、匹配具有不同传输率的系统，广泛使用FIFO(First Input First Output，先入先出)缓存器，从而提高了系统性能。FIFO数据缓存器是一种先入先出的数据缓存器，数据会按照写入缓存器的顺序从缓存器读出，即先写入的数据先从缓存器读出，后写入的数据后从缓存器读出。

然而，随着在各种操作中对缓存器要求越来越高，现有FIFO缓存器的存取方式无法满足实际需求。因此，如何获得一种能够具有灵活存取方式的缓存器成为现有技术中需要解决的问题。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本公开的方案提供了一种数据缓存装置及其方法、包括该数据缓存装置的集成电路芯片、计算装置和板卡。

在一个方面中，本公开提供一种数据缓存装置，其中，所述数据缓存装置包括：数据缓存单元，其包括用于存储数据的多个存储行，所述数据缓存单元在由至少一个写指针各自指向的存储行中存储数据，所述数据缓存单元从由多个读指针各自指向的存储行输出数据。

在另一方面中，本公开提供一种在数据缓存装置中读取和写入数据的数据缓存方法，所述数据缓存装置包括数据缓存单元，所述数据缓存单元包括用于存储数据的多个存储行，其中，所述数据缓存方法包括：在由至少一个写指针各自指向的存储行中存储数据；从由多个读指针各自指向的存储行输出数据。

在又一方面中，本公开提供一种集成电路芯片，其包括所述数据缓存装置。在另一个实施例中，本公开的数据缓存装置可以构成一个独立的集成电路芯片。

在又一方面中，本公开提供一种计算装置，其包括上述数据缓存装置或上述集成电路芯片。

在又一方面中，本公开提供一种板卡，其包括上述计算装置。

利用本公开的数据缓存装置、相应的缓存方法、集成电路芯片、计算装置和板卡，可以通过采用多个读指针和写指针来实现任意写入和读取数据。由此，本公开的数据缓存装置适用灵活，可以广泛应用于各种数据存储中。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是示出根据本公开的一个实施例的数据缓存装置的示意性框图；

图2是示出根据本公开的实施例的数据缓存单元的示意图；

图3是示出根据本公开的另一个实施例的数据缓存装置的示意性框图；

图4是示出根据本公开的实施例的指令缓存单元的示意图；

图5是示出根据本公开的一个实施例的数据缓存方法的流程图；

图6是示出根据本公开的另一个实施例的数据缓存方法的流程图；

图7是示出根据本公开实施例的一种组合处理装置的结构图；以及

图8是示出根据本公开实施例的一种板卡的结构示意图。

具体实施方式