[发明专利]数据缓存装置、方法、集成电路芯片、计算装置和板卡

权利要求书

1.一种数据缓存装置，其中，所述数据缓存装置包括：

数据缓存单元，其包括用于存储数据的多个存储行，

所述数据缓存单元在由至少一个写指针各自指向的存储行中存储数据，

所述数据缓存单元从由多个读指针各自指向的存储行输出数据。

2.根据权利要求1所述的数据缓存装置，其中，

多个写指针各自指向不同的存储行；

多个读指针各自指向一个存储行。

3.根据权利要求2所述的数据缓存装置，其中，

当所述写指针指向的存储行为空时，所述数据缓存单元在所述存储行中存储数据；

当所述写指针指向的存储行存在数据时，所述数据缓存单元等待所述存储行的数据被清空。

4.根据权利要求2所述的数据缓存装置，其中，

当所述读指针指向的存储行为空或未写完数据时，所述数据缓存单元等待所述存储行被写完数据；

当所述读指针指向的存储行存在已写完数据时，所述数据缓存单元根据所述读指针对应的读控制信号指示的读取次数输出所述存储行的数据，并且在所述读取次数完成后将所述存储行的数据清空。

5.根据权利要求4所述的数据缓存装置，其中，所述数据缓存单元包括：

计数模块，所述数据缓存单元通过所述计数模块的计数来判断所述读取次数是否完成。

6.根据权利要求5所述的数据缓存装置，其中，当至少两个读指针指向同一存储行时，所述计数模块对所述至少两个读指针各自对应的读控制信号指示的读取次数分别进行计数，并且所述存储行的数据在所述读取次数都完成后被清空。

7.根据权利要求2所述的数据缓存装置，其中，

所述写指针根据对应的写控制信号指示的步长来确定指向的存储行；

所述读指针根据对应的读控制信号指示的步长来确定指向的存储行。

8.根据权利要求2所述的数据缓存装置，其中，所述数据缓存装置还包括：

指令缓存单元，其用于接收外部指令，并且根据所述外部指令解析出至少一个写控制信号和多个读控制信号，并且每个写控制信号包括一个写指针，每个读控制信号包括一个读指针。

9.根据权利要求8所述的数据缓存装置，其中，所述外部指令包括写指令和读指令，所述指令缓存单元包括至少一个写指令缓存单元和多个读指令缓存单元；

每个写指令缓存单元用于接收并存储所述写指令，并根据每个写指令解析出一个写控制信号；

每个读指令缓存单元用于接收并存储所述读指令，并根据每个读指令解析出一个读控制信号。

10.根据权利要求2所述的数据缓存装置，其中，所述数据缓存单元包括至少一个数据输入端口和至少一个数据输出端口。

11.根据权利要求10所述的数据缓存装置，其中，所述数据缓存单元包括多个数据输入端口和多个数据输出端口，

所述数据缓存单元根据所述写控制信号通过所述多个数据输入端口并行存储数据；

所述数据缓存单元根据所述读控制信号通过所述多个数据输出端口并行输出数据。

12.根据权利要求10所述的数据缓存装置，其中，所述数据缓存单元包括一个数据输入端口和一个数据输出端口，

所述数据缓存单元根据所述写控制信号通过所述一个数据输入端口串行存储数据；

所述数据缓存单元根据所述读控制信号通过所述一个数据输出端口串行输出数据。

13.一种在数据缓存装置中读取和写入数据的数据缓存方法，所述数据缓存装置包括数据缓存单元，所述数据缓存单元包括用于存储数据的多个存储行，其中，所述数据缓存方法包括：

在由至少一个写指针各自指向的存储行中存储数据；

从由多个读指针各自指向的存储行输出数据。