[发明专利]Lvds多对接收装置及Lvds多对发送装置

说明书

本发明提供了一种Lvds多对接收装置，包括差分转单端模块，信号延时模块，高速IO时钟驱动模块，高速IO时钟分频模块，串并转换模块；所述差分转单端模块，用于接收lvds差分时钟并转换为单端时钟信号；所述信号延时模块，用于接收所述单端时钟信号并进行动态或者静态延时调整生成延时调整信号；所述高速IO时钟驱动模块，用于接收所述延时调整信号并提供高速时钟；所述高速IO时钟分频模块，用于接收所述高速时钟并提供低速时钟；所述串并转换模块，用于将接收的多对数据转换为并行数据。

【技术领域】

本发明涉及集成电路芯片技术领域，尤其涉及一种Lvds多对接收装置及Lvds多对发送装置。

【背景技术】

当前主流的lvds传输系统的传输速率较低。多通道的LVDS数据只能以固定的顺序进行传输，使得个人计算机(Personal Computer，PC)端可能需要进行一定的排序，这样会延长PC端的数据处理时间，效率大大降低。

【发明内容】

本发明的目的在于提供了一种Lvds多对接收装置。

为达到上述目的，本发明提供了一种Lvds多对接收装置，包括差分转单端模块，信号延时模块，高速IO时钟驱动模块，高速IO时钟分频模块，串并转换模块；

所述差分转单端模块，用于接收lvds差分时钟并转换为单端时钟信号；

所述信号延时模块，用于接收所述单端时钟信号并进行动态或者静态延时调整生成延时调整信号；

所述高速IO时钟驱动模块，用于接收所述延时调整信号并提供高速时钟；

所述高速IO时钟分频模块，用于接收所述高速时钟并提供低速时钟；

所述串并转换模块，用于将接收的多对数据转换为并行数据。

优选的，还包括位调整和字节对齐模块；

所述位调整和字节对齐模块，用于根据特殊数据和校准字节比较生成延时调整信号并发送至所述信号延时模块。

本发明还提供了一种Lvds多对发送装置，包括PLL时钟模块，高速IO时钟驱动模块，高速IO时钟分频模块，数据生成模块，并串转换模块，单端信号转化为差分信号模块；

PLL时钟模块，用于生成采样的时钟信号；

高速IO时钟驱动模块，用于接收所述时钟信号并提供高速时钟；

高速IO时钟分频模块，用于接收所述高速时钟并提供低速时钟；

数据生成模块，用于生成并行数据并发送至所述并串转换模块；

并串转换模块，用于将接收所述并行数据转换为串行数据；

单端信号转化为差分信号模块，用于接收所述串行数据并转换为LVDS信号。

本发明的有益效果在于：Lvds多对发送装置和Lvds多对接收装置具有高速的io时钟，提高传输效率。

【附图说明】

图1为本发明实施例Lvds多对接收装置的结构图；

图2为本发明实施例Lvds多对发送装置的结构图。

【具体实施方式】

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。