[发明专利]图案形成方法

说明书

图案形成方法包括：(a)在基底上形成底层，其中所述底层的厚度为5微米或更大；(b)在所述底层上形成光致抗蚀剂层，其中所述光致抗蚀剂层由光致抗蚀剂组合物形成，所述光致抗蚀剂组合物包含含硅聚合物、光酸产生剂和溶剂，其中所述含硅聚合物包含作为聚合单元的式(I)的单体：其中：R¹独立地选自H、F、OH、C1‑C6烷基、C1‑C6卤代烷基、C1‑C6羟基‑卤代烷基、C1‑C6烷氧基、或C1‑C6卤代烷氧基；R²独立地选自H或F；R³独立地选自H、F、CH₃、CF₃、CHF₂、或CH₂F；R⁴包括酸可裂解基团；并且m是0至2的整数；(c)将所述光致抗蚀剂层以图案方式暴露于活化辐射；(d)使暴露的光致抗蚀剂层显影以形成光致抗蚀剂图案；以及(f)使用所述光致抗蚀剂图案作为蚀刻掩模将所述光致抗蚀剂图案的图案转印到所述底层中。本发明特别适用于形成在半导体器件的形成中使用的三维图案如阶梯图案。

背景技术

本发明总体上涉及半导体器件的制造。更具体地，本发明涉及形成在半导体器件的制造中使用的三维图案如阶梯图案。

在半导体行业变得日益受到关注的产品领域是NAND闪速存储器。这些设备的固态、非易失性性质使其成为替代磁性存储介质(如硬盘驱动器)的有吸引力的选择。为了提高其商业可行性，希望进一步降低这些设备的每比特成本。半导体制造行业通常通过增加设备集成密度来降低每比特成本。然而，鉴于当前光刻工艺、材料和工艺工具的局限性，减小NAND闪存设备的几何尺寸变得越来越困难。为了解决这些局限性，已经开发了对设备构造的改变以实现更大的存储容量。设备构造的一种这样的开发利用多层存储单元来形成用于NAND设备应用的堆叠的三维(3D)结构。3D NAND闪存设备典型地比传统的2D平面NAND设备更密集、更快速且更便宜。

已知的3D NAND设备使用垂直通道和垂直栅极构造。呈“阶梯”图案形式的阶梯式结构用于形成存储单元与位线或字线之间的电连接。在形成用于3D NAND设备的阶梯图案时，典型地通过化学气相沉积在硅基底上形成交替的氧化硅(SiO)和氮化硅(SiN)层的多层叠层。在常规方法中，在SiO/SiN叠层上形成设计用于深UV(KrF，248nm)暴露的厚(例如，5-12微米)有机光致抗蚀剂层。希望厚的抗蚀剂层能够用于形成阶梯图案的许多工艺循环中。在常规的阶梯形成过程中，将光致抗蚀剂层以图案方式暴露于活化辐射并显影以暴露出下面的SiO层的与要形成的阶梯图案的平台(底部)相对应的区域。接下来，使用光致抗蚀剂层作为蚀刻掩模顺序地蚀刻暴露的SiO层和紧邻下面的SiN层。接下来，对光致抗蚀剂层进行修整蚀刻步骤，以暴露紧邻下面的SiO层的与阶梯图案的第一阶相对应的区域。重复一系列抗蚀剂修整蚀刻、SiO蚀刻和SiN蚀刻步骤，直到形成阶梯图案。

随着3D-NAND构造从64个垂直层发展到96个层、128个层以及更多个层，出现了对更厚的光致抗蚀剂层的需求。然而，在用于打印微米级特征的KrF光刻法中使用厚抗蚀剂层会带来独特的技术挑战。例如，以可接受的图案保真度图案化厚抗蚀剂层要求在暴露波长下穿过所述层的足够透射率，以允许入射辐射到达所述层的底部。因此，光致抗蚀剂层的最大可用厚度(以及最大修整/蚀刻循环次数)受到在暴露期间抗蚀剂层的吸收的限制。穿过抗蚀剂层的辐射量由于其穿过层的深度时的吸收效应而有效地减少。重要的是将抗蚀剂层厚度保持在允许暴露辐射充分透射到层的底部的范围内。尽管一旦原始的光致抗蚀剂层被消耗掉就可以形成附加的光致抗蚀剂层并对其成像，但是由于降低的工艺生产量和可能的光掩模对准误差，不优选使用多个光致抗蚀剂层。

与在阶梯图案形成中使用厚光致抗蚀剂层相关的另外挑战可能来自所需的重复蚀刻步骤。将抗蚀剂层暴露于许多个蚀刻步骤可能不利地影响其结构均匀性并导致在抗蚀剂层中形成粗糙表面和空隙。认为这类问题是由于在加工过程中光致抗蚀剂聚合物上酸不稳定基团的意外裂解引起的。这些影响可能导致差的图案保真度并不利地影响所形成设备的电特性。