[发明专利]形成钨接触插塞的方法在审

申请号：	202011429339.5	申请日：	2020-12-07
公开（公告）号：	CN113629004A	公开（公告）日：	2021-11-09
发明（设计）人：	施晓东;谈文毅	申请（专利权）人：	联芯集成电路制造(厦门)有限公司
主分类号：	H01L21/768	分类号：	H01L21/768
代理公司：	北京市柳沈律师事务所 11105	代理人：	陈小雯
地址：	福建省厦门***	国省代码：	福建;35
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	形成接触方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种形成钨接触插塞的方法，包括：提供一基底，其上具有一导体和一介电层；在所述介电层中形成一接触孔以至少部分地暴露所述导体；在所述接触孔的内表面上形成一阻障层；进行一原子层沉积(ALD)制作工艺，以在所述阻障层上沉积一钨晶种层；以及沉积一钨体层，以填充所述接触孔，形成所述钨接触插塞。

技术领域

本发明涉及半导体技术领域，特别是涉及一种形成钨接触插塞的方法。

背景技术

已知，钨接触插塞经常应用于半导体前段制作工艺，主要是用来将位于半导体基底的导体区域，例如，晶体管的源极或漏极区域，电连接到集成电路的内连线结构。随着半导体元件尺寸的微缩，钨接触插塞必须要达到非常低的阻值，以符合越来越严格的电性要求。

目前的钨接触插塞的制作方法主要是先在介电层中形成一接触洞，然后进行一化学气相沉积(chemical vapor deposition，CVD)制作工艺，在接触洞内沉积一阻障层，例如，氮化钛。接着，进行钨金属CVD制作工艺，将接触洞填满钨金属层，最后进行化学机械研磨(chemical mechanical polishing，CMP)制作工艺，将接触洞外的多余钨金属层研磨掉。

上述钨金属CVD制作工艺基本上包括四个步骤：(1)预热晶片；(2)以硅甲烷(SiH₄)浸泡(Soak)；(3)成核(Nucleation)，使硅甲烷(SiH₄)和低流量六氟化钨反应形成钨种子层；(4)大批沉积(Bulk Deposition)，使六氟化钨和氢气反应以沉积钨金属层。

然而，由于现有技术中的成核步骤(3)具有较差的均匀度和阶梯覆盖度(stepcoverage)，经常导致钨插塞中的孔隙缺陷，故上述作法显然已无法满足目前对于钨接触插塞需要更低阻值的需求。因此，该技术领域亟需要一种改良的形成钨接触插塞的方法。

发明内容

本发明的主要目的在于提供一种改良的形成钨接触插塞的方法，以解决上述现有技术的不足和缺点。

本发明一方面一种形成钨接触插塞的方法，包括：提供一基底，其上具有一导体和一介电层；在所述介电层中形成一接触孔以至少部分地暴露所述导体；在所述接触孔的内表面上形成一阻障层；进行一原子层沉积(ALD)制作工艺，以在所述阻障层上沉积一钨晶种层；以及沉积一钨体层，以填充所述接触孔，形成所述钨接触插塞。

根据本发明实施例，其中，所述导体包括硅化物层。

根据本发明实施例，其中，所述硅化物层包括硅化钴层。

根据本发明实施例，其中，在所述接触孔的内表面上形成所述阻障层的步骤包括：

在所述接触孔的所述内表面上沉积一钛层；以及

在所述钛层上沉积一氮化钛层。

根据本发明实施例，其中，在沉积所述钨体层以填充所述接触孔之后，所述方法还包括：

进行一平坦化制作工艺，以抛光所述钨体层。