[发明专利]窗函数分数延时滤波器设计方法、装置及其存储介质

说明书

本发明公开了一种窗函数分数延时滤波器设计方法、装置及其存储介质，旨在解决现有技术中分数延时滤波器的“抖动”现象的技术问题。其包括：配置分数延时滤波器的设计输入；将信号延时转化为数字延时，获得信号的整数延时和分数延时；通过数据移位实现整数延时；通过改进的窗函数的闭式解计算分数延时滤波器的设计输出，获得改进的窗函数分数延时滤波器；通过改进的窗函数分数延时滤波器实现分数延时。本发明能够有效提升滤波器频响特性中幅频响应和群延时响应的平坦程度，解决“抖动”现象。

技术领域

本发明涉及一种改进的窗函数分数延时滤波器设计方法、装置及其存储介质，属于雷达系统设计或信号处理技术领域。

背景技术

实现数字信号的分数延时是雷达信号处理、语音信号处理、水声信号处理等领域的关键技术。当数字信号的延时量是采样周期的整数倍时，即整数延时，只需通过数据移位即可；但是，数字信号的采样率不能无限制提升，因此很难实现数字信号的任意精确延时。当延时为采样间隔的分数倍时，就需要使用数字技术实现离散信号的分数延时。分数延时滤波器就是在数字域上实现任意精度延时的典型方法，该方法避免使用模拟电路或光学器件转换，大大简化了数字信号延时的实现方式。

假设数字信号需要的延时为γ，单位是s，信号的采样率为f_s，单位是Hz，则信号的数字延时D＝γ·f_s，D的单位是采样点数，例如D＝1代表延迟1个采样点，D＝31.1代表延迟31.1个采样点。根据分析可以将D分为整数延时部分I与分数延时d，即D＝I+d，I和d的单位均为采样点数。

理想分数延时滤波器的频响公式为：H_ID(e^jω)＝e^-jωD，其中，ω表示归一化角频率，其取值范围为-π≤ω＜π，D为数字信号的数字延时。根据理想分数延时滤波器的频响可知，其幅频响应为：|H_ID(e^jω)|＝1或20log₁₀|H_ID(e^jω)|＝0dB，其相位频率响应为arg[H_ID(e^jω)]＝θ_ID＝-Dω＝-(I+d)ω，其群延时响应为由此可知，理想分数延时滤波器的幅频响应在全频段为常数1或0dB，而群延时在全频段应为常数D。

由于理想分数延时滤波器的长度是无限长，物理上不可实现，所以需要设计可实现的分数延时滤波器。评价分数延时滤波器设计质量好坏的标准是实际分数延时滤波器的频响与理想分数延时滤波器频响的误差大小，该误差越小代表滤波器设计质量越好，而滤波器频响特性包括幅频响应特性和群延时响应特性。因此，设计分数延时滤波器的目标就是设计数字滤波器并使其频响尽可能逼近理想分数延时滤波器。

目前，在实际工程中，为了生成物理上可实现的分数延时滤波器，一般使用矩形窗对sinc函数加窗，生成分数延时滤波器。然而，矩形窗函数的频谱旁瓣过高，使用矩形窗函数设计分数延时滤波器将导致分数延时滤波器的幅频响应和群延时特性存在“抖动”现象，偏离理想分数延时滤波器的频响，其质量不够好，延时效果不理想。

发明内容

为了解决现有技术中分数延时滤波器的“抖动”现象，本发明提出了一种改进的窗函数分数延时滤波器设计方法、装置及其存储介质，通过设计一种优化的窗函数，使用窗函数的闭式解获得分数延时滤波器的系数，完成窗函数分数延时滤波器设计，有效提升滤波器频响特性中幅频响应和群延时响应的平坦程度，解决“抖动”现象。

为解决上述技术问题，本发明采用了如下技术手段：

第一方面，本发明提出了一种改进的窗函数分数延时滤波器设计方法，具体包括如下步骤：

步骤A、获取分数延时滤波器的设计输入；

步骤B、将信号延时转化为数字延时，获得信号的整数延时和分数延时；

步骤C、通过数据移位实现整数延时；