[发明专利]标准单元、标准单元库的物理规则验证方法、装置及设备

说明书

本发明的实施例公开一种标准单元、标准单元库的物理规则验证方法、装置及设备，涉及数字电路版图设计领域，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。所述方法包括：根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。本发明适用于对标准单元进行物理规则验证。

技术领域

本发明涉及数字电路版图设计领域，尤其涉及一种标准单元、标准单元库的物理规则验证方法、装置及设备。

背景技术

数字电路版图设计需要严格按照工艺制造的物理规则实施，否则产品的质量是无法保障的。作为数字电路设计的核心元素——标准单元库，必须确保其严格遵守工艺制造厂的物理设计规则。

传统标准单元库物理规则质量验证，已经对于单个CELL的检查做了很多方面考量。即便如此，百万级甚至千万级的单元CELL布局布线后的版图，单元CELL的拼接还是有可能出现违反物理规则的情形。

发明内容

有鉴于此，本发明实施例提供一种标准单元、标准单元库的物理规则验证方法、装置及设备，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。

第一方面，本发明实施例提供一种标准单元的物理规则验证方法，包括：根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。

可选的，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。

可选的，所述根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；包括：根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。

可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。

可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。