[发明专利]具有测试机制的隔离电路及其测试方法在审
申请号: | 202011154200.4 | 申请日: | 2020-10-26 |
公开(公告)号: | CN114499492A | 公开(公告)日: | 2022-05-13 |
发明(设计)人: | 留国凯;郑至捷;薛培英 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;G01R31/28 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳;郑特强 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 测试 机制 隔离 电路 及其 方法 | ||
一种具有测试机制的隔离电路和一种隔离电路测试方法,该具有测试机制的隔离电路包含:隔离元件及测试电路。隔离元件在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输,在信号具有抑能状态时隔离。测试电路包含:多工器及控制电路。在测试模式下的位移操作状态中,控制电路控制多工器选择运行输入端接收具有致能状态的隔离控制信号输出至控制输入端。在测试模式下的抓取操作状态中,控制电路控制多工器选择测试输入端以接收具有致能状态或抑能状态的测试信号输出至控制输入端。控制电路依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
技术领域
本发明涉及电路测试技术,尤其涉及一种具有测试机制的隔离电路及其测试方法。
背景技术
在集成电路(integrated circuit;IC)出厂前,往往会使用高错误覆盖率的扫描测试序列通过扫描链(scan chain)进行扫描测试,以先行排除有缺陷的芯片。这样的测试技术可以测试出绝大多数电路中的缺陷。
在使用低功耗设计的电路中,一般会加入隔离元件用于隔离不同电源域的电路,避免关电区的电路对于开电区的电路造成影响。然而,由于一般扫描测试中所有的电源域均被要求开启,隔离元件亦被设定为开启状态,扫描链因而无法对隔离元件进行完整的测试。
发明内容
鉴于现有技术的问题,本发明的一目的在于提供一种具有测试机制的隔离电路及其测试方法,以改善现有技术。
本发明包含一种具有测试机制的隔离电路,包含:隔离元件以及测试电路。隔离元件包含控制输入端、数据输入端以及数据输出端,配置以在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输,以及在控制输入端接收到的信号具有抑能状态时使数据输入端及数据输出端进行隔离。测试电路包含:多工器以及控制电路。多工器包含运行输入端、测试输入端以及控制输出端。其中在测试模式下的位移操作状态中,控制电路控制多工器选择运行输入端以接收具有致能状态的隔离控制信号,并通过控制输出端输出至隔离元件的控制输入端。在测试模式下的抓取操作状态中,控制电路控制多工器选择测试输入端以接收具有致能状态或抑能状态的测试信号,并通过控制输出端输出至隔离元件的控制输入端,进而依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
本发明还包含一种隔离电路测试方法,应用于具有测试机制的隔离电路中,包含:在测试模式下的位移操作状态中,使控制电路控制多工器选择所包含的运行输入端以接收具有致能状态的隔离控制信号,并通过所包含的控制输出端输出至隔离元件的控制输入端;在测试模式下的抓取操作状态中,使控制电路控制多工器选择所包含的测试输入端以接收具有致能状态或抑能状态的测试信号,并通过控制输出端输出至隔离元件的控制输入端;使隔离元件在控制输入端接收到的信号具有致能状态时在数据输入端及数据输出端进行信号传输;使隔离元件在控制输入端接收到的信号具有抑能状态时使数据输入端及数据输出端进行隔离;以及依据数据输入端及数据输出端的信号判断隔离元件是否进行信号传输或隔离。
有关本公开的特征、实作与技术效果,兹配合附图作优选实施例详细说明如下。
附图说明
图1显示本发明的一实施例中,一种电路系统的方框图;以及
图2显示本发明的一实施例中,一种隔离电路测试方法的流程图。
符号说明
100:电路系统
110:隔离电路
120:外部电路
130:第一电源区域
140:第二电源区域
150:隔离元件
160:测试电路
170:多工器
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011154200.4/2.html,转载请声明来源钻瓜专利网。