[发明专利]一种面向多核处理器阵列的数据加载和存储系统及方法

说明书

本发明公开一种面向多核处理器阵列的数据加载和存储系统及方法，属于多核处理器阵列数据加载和存储技术技术领域。包括：一个存储模块、一个缓存模块、一个控制模块、若干个数据加载模块、若干个数据存储模块和一个多核处理器阵列模块。数据在DDR中是连续存储的，多核处理器计算的数据可能是连续排列，也可能是按照一定的规律排列，在DMA利用BURST模式将数据读入到DATA_BUF后，为支持快速将数据加载到多核处理器阵列而设计数据加载模块20，即load模块；相反的，为了将多核处理器阵列计算的结果按照一定的规律快速存储到DATA_BUF而设计数据存储模块30，即store模块。本发明解决了现有技术中粗粒度可重构计算不能满足各种计算需求，不能支持多核处理器阵列的数据加载和存储的问题。

技术领域

本发明属于多核处理器阵列数据加载和存储技术技术领域，尤其涉及一种面向多核处理器阵列的数据加载和存储系统及方法。

背景技术

粗粒度可重构架构提供了比通用处理器更高的性能，比专用集成电路更好的灵活性。粗粒度可重构架构内部通过互联组成多核处理器阵列，可以并行处理逻辑或算术运算。现有的粗粒度可重构计算不能满足各种计算需求，不能支持多核处理器阵列的数据加载和存储。

发明内容

本发明的目的是提供一种面向多核处理器阵列的数据加载和存储系统及方法，以解决现有技术中粗粒度可重构计算不能满足各种计算需求，不能支持多核处理器阵列的数据加载和存储的问题。

为了实现上述目的，本发明提供如下技术方案：

一种面向多核处理器阵列的数据加载和存储系统，包括：

一个存储模块，其能够存储配置指令代码和数据。

一个缓存模块，其包括一个指令缓存模块和一个数据缓存模块；所述指令缓存模块缓存存储模块中的配置指令，所述数据缓存模块缓存存储模块中的数据；

一个控制模块，控制模块能够输出触发信号。

若干个数据加载模块，配置为判断是否接收到触发信号，若是，所述数据加载模块能够读取对应的所述指令缓存模块的配置指令，并根据配置指令生成数据地址，读取数据缓存模块中的数据；

一个多核处理器阵列模块，其配置为能够接收所述数据加载模块的数据，并计算接收到的所述数据；

若干个数据存储模块，数据存储模块能够接收多核处理器阵列模块输出的结果数据并存储。

数据缓存模块能够接收多核处理器阵列模块输出的结果数据并缓存输出的结果数据，同时将结果数据写回到存储模块中。

在上述技术方案的基础上，本发明还可以做如下改进：

进一步地，若干个数据加载模块和若干个数据存储模块分别具有若干个对应的取指模块，取指模块配置为能够生成读取配置指令的地址。

进一步地，若干个数据加载模块和若干个数据存储模块分别具有若干个对应的译码模块，译码模块配置为能够接收取指模块输出的配置指令。

译码模块能够解析配置指令的参数，译码模块能够保存参数。

进一步地，若干个数据加载模块和若干个数据存储模块分别具有若干个对应的地址生成模块，配置为能够接收译码模块输出的配置指令的参数。

进一步地，还包括若干个寄存器，寄存器通过控制模块配置。

进一步地，数据加载模块和数据存储模块能够支持间接寻址和立即数寻址。

当数据加载模块和数据存储模块间接寻址时，基地址根据配置指令对应字段的参数选择寄存器。

当数据加载模块和数据存储模块直接寻址时，基地址来自配置指令。