[发明专利]接口电路设备、存储器设备及存储器系统

说明书

提供了一种接口电路设备、存储器设备和存储器系统。该存储器系统包括：包括多个非易失性存储器和连接到多个非易失性存储器中的每一个的接口电路的存储器设备；以及连接到接口电路并被配置为根据第一时钟发送/接收数据的存储器控制器，其中接口电路被配置为根据所述多个非易失性存储器的数量将第一时钟分频为第二时钟，并根据第二时钟向/从所述多个非易失性存储器中的每一个发送/接收数据。

相关申请的交叉引用

本申请要求于2019年10月7日向韩国知识产权局提交的第10-2019-0123961号韩国专利申请的权益，其公开内容通过引用整体并入本文。

技术领域

本发明构思的示例实施例涉及存储器设备。例如，至少一些示例实施例涉及包括用于自适应地调整内部操作频率的接口电路的存储器设备和/或操作该存储器设备的方法。

背景技术

半导体存储器设备可以分为当电源中断时丢失存储的数据的易失性存储器设备和当电源中断时不丢失存储的数据的非易失性存储器设备。易失性存储器设备以高速读写，但是当外部电源关闭时会丢失存储的内容。相比之下，非易失性存储器设备的读写速度比易失性存储器设备慢，但即使在外部电源关闭时也能保留内容。

此外，由于高容量、低噪声和低功耗的优点，诸如闪存的非易失性存储器被广泛用作各种领域中的存储设备。特别地，基于闪存的固态驱动器(solid-state drives，SSD)被用作个人计算机、笔记本计算机、工作站、服务器系统等中的大容量存储设备。通用SSD设备基于串行AT附件(AT Attachment，SATA)接口或外围组件互连(peripheral componentinterconnect，PCI)快速接口连接到计算系统。然而，随着近来在计算系统中处理的数据增加，数据吞吐量可能大于连接到非易失性存储器的接口的数据带宽或通信速度，从而导致数据瓶颈。这种现象可能降低计算系统的性能，并且已经开发出用于解决该问题的各种性能增强方法。

发明内容

本发明构思的示例实施例提供了一种可以在接口电路中以最大操作频率稳定地操作的方法和/或装置、存储器设备、存储器系统、和/或它们的操作方法。

根据本发明构思的示例实施例，提供了一种存储器系统，包括：存储器控制器，被配置为根据第一时钟交换数据，该数据包括读取数据和写入数据中的一个或多个；和存储器设备，包括多个非易失性存储器和连接到存储器控制器和所述多个非易失性存储器的接口电路，该接口电路被配置为基于所述多个非易失性存储器的数量将第一时钟分频为第二时钟，并且根据该第二时钟与所述多个非易失性存储器交换数据。

根据本发明构思的另一示例实施例，提供了一种接口电路设备，包括：分频器，被配置为将从存储器控制器接收到的第一时钟分频为第二时钟，并将该第二时钟发送到第一非易失性存储器和第二非易失性存储器；和串行器，包括连接到第一非易失性存储器的第一缓冲寄存器、连接到第二非易失性存储器的第二缓冲寄存器、以及被配置为基于第一时钟从第一缓冲寄存器和第二缓冲寄存器中的每一个接收读取数据并将该读取数据输出到存储器控制器的组合器。

根据本发明构思的另一示例实施例，提供了一种存储器设备，包括：多个非易失性存储器；和多个接口电路，包括：第一层的第一接口电路，该第一接口电路连接到存储器控制器，该第一接口电路被配置为根据第一时钟与存储器控制器交换数据；和第二层的第二接口电路，该第二接口电路将第一接口电路连接到所述多个非易失性存储器，该第二接口电路被配置为基于第二时钟与第一接口电路交换数据，并基于第三时钟与所述多个非易失性存储器交换数据，第二时钟通过根据所述第二接口电路的数量分频所述第一时钟来被生成，并且第三时钟通过根据所述多个非易失性存储器的数量分频所述第二时钟来被生成。

附图说明

从以下结合附图的详细描述中，将更清楚地理解本发明构思的示例实施例，附图中：

图1是示出根据本发明构思的示例实施例的数据处理系统的图；