[发明专利]逐次逼近型模数转换器及其校准方法、电子设备

说明书

本申请公开一种逐次逼近型模数转换器及其数字校准方法、一种电子设备，所述模数转换器包括：DAC模块，用于采样模拟输入信号，并将所述模拟输入信号转换成模拟输出电压；比较器，用于将所述模拟输出电压与所述基准电压比较，并输出比较结果；逻辑控制模块，与所述比较器的输出端连接，根据所述比较结果对所述DAC模块进行逐次逼近控制，以使得所述比较器逐次输出比较结果，并在所述逐次逼近控制完成后根据多次的所述比较结果输出相应的转码信号；数字校准模块，用于根据各比特位的权重误差Δq，对所述比较结果或转码信号进行校准计算后输出校准后转码信号，其中，Δq＝W‑Wsubgt;idea/subgt;‑Wsubgt;offset/subgt;。上述模数转换器的转换性能较高。

技术领域

本申请涉及集成电路技术领域，具体涉及一种逐次逼近型模数转换器及其校准算法和一种电子设备。

背景技术

逐次逼近型模数转换器(Successive Approximation Register Analog DigitalConverter，SARADC)具有低延迟，低功耗等优点，被广泛应用于各个领域之中。目前高精度的逐次逼近型模数转换器大部分采用二进制电容阵列结构，通过逐次比较输入电压信号和电容阵列产生的电压值，从高位到低位，得到输入信号对应的数字编码。SARADC的精度受限于各模块的噪声和电容的失配。其中，电容的失配是由集成电路制造工艺决定，制造过程中的各种不确定性，会直接影响到SARADC的精度和线性度。可以通过增大电容的尺寸，改善电容失配问题，提高SARADC的精度。但是增大电容尺寸会导致芯片面积增大，成本增加。

现有技术可以采用分段式电容结构，来减少电容阵列面积。但是分段式电容结构对电容失配以及跨接电容的寄生较敏感，所以还需要采用较为复杂的电容失配校准方法来提高逐次逼近型模数转换器的性能，具体的，需要在SARADC中增加一个校准电容阵列，通过模拟信号的补偿来校准主电容阵列的偏差。为了保证模数转换器的性能，额外增加校准电容阵列，依然需要相对较大的电容面积。

因此，现有技术中的模数转换器的尺寸还有待进一步的减小。

发明内容

鉴于此，本申请提供一种逐次逼近型模数转换器及其校准算法，以进一步减小逐次逼近型模数转换器的尺寸。

本申请提供一种逐次逼近型模数转换器，包括：DAC模块，用于采样模拟输入信号，并将所述模拟输入信号转换成模拟输出电压；比较器，所述比较器的第一输入端连接至所述DAC模块，第二输入端连接至基准电压，用于将所述模拟输出电压与所述基准电压比较，并输出比较结果；逻辑控制模块，与所述比较器的输出端连接，用于根据所述比较结果对所述DAC模块进行逐次逼近控制，以使得所述比较器逐次输出比较结果，并在所述逐次逼近控制完成后根据多次的所述比较结果输出相应的转码信号；数字校准模块，用于根据各比特位的权重误差Δq，对所述比较结果或转码信号进行校准计算后输出校准后转码信号，其中，Δq＝W-W_idea-W_offset，W为对应比特位的测量权重，W_idea为理想权重、W_offset为固定失调权重。

可选的，所述DAC模块包括：低位段DAC单元和高位段DAC单元，所述低位段DAC单元和所述高位段DAC单元之间通过桥接电容C0连接，其中所述高位段DAC单元的各比特位对应有权重误差Δq。