[发明专利]逐次逼近型模数转换器及其校准方法、电子设备

权利要求书

1.一种逐次逼近型模数转换器，其特征在于，包括：

DAC模块，用于采样模拟输入信号，并将所述模拟输入信号转换成模拟输出电压，所述DAC模块包括：低位段DAC单元和高位段DAC单元，所述低位段DAC单元和所述高位段DAC单元之间通过桥接电容C0连接，其中所述高位段DAC单元的各比特位对应有权重误差Δq；

比较器，所述比较器的第一输入端连接至所述DAC模块，第二输入端连接至基准电压，用于将所述模拟输出电压与所述基准电压比较，并输出比较结果；

逻辑控制模块，与所述比较器的输出端连接，用于根据所述比较结果对所述DAC模块进行逐次逼近控制，以使得所述比较器逐次输出比较结果，并在所述逐次逼近控制完成后根据多次的所述比较结果输出相应的转码信号；

数字校准模块，用于根据各比特位的权重误差Δq，对所述比较结果或所述转码信号进行校准计算后输出校准后转码信号，其中，Δq＝W-W_idea-W_offset，W为对应比特位的测量权重，W_idea为理想权重、W_offset为固定失调权重，所述固定失调权重W_offset为采用低位段DAC单元对所述桥接电容C0量化的转换码与所述桥接电容C0的理想权重的差值。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述校准计算包括：根据各比特位的权重误差Δq进行校准计算，得到校准转码信号值D，其中，D＝D₀·2⁰+D₁·2¹+...D_n-1·2^n-1+D_n·(2ⁿ+Δq_n)+D_n+1·(2ⁿ⁺¹+Δq_n+1)+...D_m+n-1·(2^m+n-1+Δq_m+n-1)，D₀～D_n-1分别为对应于低位段DAC单元的1至n比特位的二进制数值，D_n～D_m+n-1分别为对应于高位段DAC单元的n+1至m+n比特位的二进制数值；再将所述校准转码信号值D以二进制形式输出为校准后转码信号。

3.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述测量权重W和所述权重误差Δq自所述高位段DAC单元内的低比特位至高比特位逐位测量获得。

4.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述高位段DAC单元包括m位电容阵列或m位电阻阵列中的至少一种，所述低位段DAC单元包括n位电阻阵列或n位电容阵列中的至少一种。

5.根据权利要求4所述的逐次逼近型模数转换器，其特征在于，所述电容阵列包括二进制电容阵列、等值电容阵列或分段式电容阵列中的至少一种。

6.根据权利要求4所述的逐次逼近型模数转换器，其特征在于，n≥3。

7.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述低位段DAC单元包括n位电阻阵列，所述高位段DAC单元包括m位电容阵列，所述桥接电容C0与所述高位段DAC单元内的最低位电容的容值相等。

8.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述高位段DAC单元包括m位电容阵列以及至少一位冗余电容，所述冗余电容与所述m位电容阵列内的电容并联连接，且与所述m位电容阵列内的最低位电容的容值相等。

9.根据权利要求1所述逐次逼近型模数转换器，其特征在于，所述校准模块包括：存储单元和计算单元；所述存储单元用于存储所述固定失调权重W_offset以及所述权重误差Δq；所述计算单元用于获取所述权重误差Δq，并根据所述权重误差Δq对所述转码信号进行校准计算，输出校准后转码信号。