[发明专利]一种安全的高速随机数发生器及其结构优化方法

说明书

本发明涉及保密通信技术领域，特别是涉及一种安全的高速随机数发生器及其结构优化方法。针对现有技术中的性能不稳定、对外部工作环境敏感、消耗资源大等问题，本发明的随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；本发明的结构优化方法为在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，实现高速随机数发生器消耗资源的最小化。

技术领域

本发明涉及保密通信技术领域，特别是涉及一种安全的高速随机数发生器及其结构优化方法。

背景技术

随着信息和网络技术的不断发展，随机数在数值模拟、密码学、保密通信等许多科学和信息安全领域有广泛应用。真随机数是各种安全协议的基础，特别在保密通信技术中，不仅要求随机数具有良好的统计特性，还要求较高的随机数产生速度和安全性，这使得高速随机数的研究变得十分重要。

现有技术中通常采用电子元件噪声引起的随机抖动信号产生真随机数，其中应用最为广泛的是振荡器采样法，通常使用多条高频振荡器进行异或处理，由于随机性与振荡器输出信号质量有关，所以性能非常不稳定。现有方案中采用多组反相器振荡器提高性能，该方法不仅对温度变化、电源噪声等外部工作环境非常敏感，而且在功耗和电路面积方面消耗了大量资源。在后处理方面，现有的随机数提取方法如Von-Neuman校正器，虽然可以实现良好的统计分布，但在产生速率方面有很大的损失。基于BCH码的生成器多项式或奇偶校验多项式在降低偏置方面比冯·诺依曼更有效。虽然在某些特定应用下，这些方法会增加输出的最小熵，但不能提供严格的理论安全性证明，无法保证其输出的安全性。另外，在随机数发生器的资源使用效率的问题上，目前没有提出一种有效的方法实现随机数发生器的资源优化。

发明内容

为了克服上述现有技术的不足，本发明提供了一种安全的高速随机数发生器及其结构结构优化方法。

为了达到上述目的，本发明采用了下列技术方案：

一种安全的高速随机数发生器，主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；

所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的FIFO中进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、光口传输单元、以太网传输单元传输到其他系统。基于FPGA的多通道并行结构的随机数发生器有效解决了基于振荡采样的随机数发生器系统的采样时钟和熵源对工作环境抵抗性差造成的随机熵源随机性不足问题和后处理安全性不足引入的安全性问题；采用并行多通道自定时环振荡结构，有效得提高随机数发生器产生随机数的吞吐量。通过结构优化方法解决了熵源和随机数提取器的资源优化问题，实现了高速、安全的真随机数产生。