[发明专利]一种安全的高速随机数发生器及其结构优化方法

权利要求书

1.一种安全的高速随机数发生器，其特征在于，所述随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；

所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的同步单元进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、GTX接口单元、光口传输单元、以太网传输单元传输到其他系统；

所述随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现。

2.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生。

3.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述采样时钟由熵源中自定时环的一路输出信号提供，并对该自定时环的其他路输出信号采集；所述采样单元由两级D触发器组成。

4.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述LVDS接口传输单元和GTX接口单元用于PCB板间及芯片间的随机数高速传输；所述光口传输单元和以太网传输单元用于中远距离随机数高速传输。

5.一种基于权利要求1所述的安全的高速随机数发生器的结构优化方法，其特征在于，在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化。

6.根据权利要求5所述的一种安全的高速随机数发生器的结构优化方法，其特征在于，所述在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，具体步骤如下：

步骤1，分别测试不同阶数L的自定时环振荡器输出信号的最高频率f_max和抖动方差σ；

步骤2，计算最小熵，其公式如下：

H_min＝-log₂[P_max(ψ_i＝μ)] (1)

式(1)中，P_max(ψ_i＝μ)为随机位ψ_i为1或0的最大概率；

步骤3，分别测试不同阶数L的自定时环振荡器消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合熵源资源消耗系数υ；

步骤4，分别测试构建不同大小的Toeplitz矩阵T_n×m消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合后处理资源消耗系数τ；

步骤5，为了实现随机数的吞吐量T_h，则高速随机数发生器消耗的总的LUT资源S_T，表示为：

式(2)中，其中f_s为采样频率，H_min为最小熵，ε为后处理安全系数，Toeplitz矩阵参数包括行数n和列数m；

步骤6，熵源中自定时振荡环的阶数L一定的情况下，通过计算得出实现LUT资源最小化的并行通道数N和一次输入到后处理模块中序列的长度m的最优组合；

步骤7，分别计算不同熵源中自定时环的阶数L的情况下的最小LUT资源数，通过比较获得熵源结构(L、N)和后处理结构(m、n)的最佳配置。