[发明专利]一种芯片线序的调整方法、装置及计算机可读存储介质

说明书

本发明提供了一种芯片线序的调整方法、装置及计算机可读存储介质，属于计算机芯片的技术领域，解决了现有芯片大量的信号线分配到多个层，逐一手动调整，工作量巨大，且容易出错的技术问题。包括将芯片的信号管脚进行分类；确定芯片的出线方向；根据出线方向对芯片的管脚进行分区；确定电路板中预采用的布线层，并将布线层进行优先级排序；对每个分区的管脚分别分配出线通道；根据信号管脚类别的优先级和布线层的优先级。本发明可大大减小Layout在CPLD芯片上的设计时间，提高层叠利用率；同时也会节省EE工程师调整网表的时间，同时提高调线序的准确度，可提高层利用率及单板良率，减少研发流程和人力，节省成本。

技术领域

本发明涉及计算机芯片技术领域，尤其是涉及一种芯片线序的调整方法、装置及计算机可读存储介质。

背景技术

伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域。人们的日常工作生活越来越多的通过网络来进行交流，网络数据量也在不断增加，对服务器的性能要求也更高。在服务器中，PCB是重要组成部分，器件数量和走线密度也随着服务器性能的提高而不断提升，单板越来越大，布局布线越来越密集，最终导致工作量越来越大。

板上经常会用到CPLD芯片，此芯片会连接来自于板上各个方向大量的单线信号，而且这些信号支持调整管脚顺序。如果不对其调整线序，单单此芯片的布线设计就需要大量的信号层，显然这会增加巨大成本。虽然其支持调整线序，但是大量的信号对应大量的管脚，同时分配到多个层，逐一手动调整无疑是一个不小的工作量，而且还会面临调到最后发现调不通，或者部分管脚调错了的情况，需要重新调整。为此，本文提出发明一种自动调整CPLD线序的设计方法。

发明内容

本发明的目的在于提供芯片线序的调整方法、装置及计算机可读存储介质，解决了现有CPLD芯片上的信号线来自于板上各个方向，数量较大，毫无规律，芯片支持调整线序，但是大量的信号线分配到多个层，逐一手动调整，工作量巨大，且容易出错的技术问题。为此提出一种方法设计，对调线序工作实现自动化，手动尝试转化为算法调序，快速且准确化。

第一方面，本发明提供的一种芯片线序的调整方法，应用于安装于电路板的芯片的线序调整，所述方法包括：

将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；

确定芯片的出线方向；

根据出线方向对芯片的管脚进行分区；

确定电路板中预采用的布线层，并将布线层进行优先级排序；

基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；

根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。

进一步的，所述多个信号管脚类别包括：

一类信号管脚：位置固定信号管脚；

二类信号管脚：位置受限信号管脚；

三类信号管脚：位置无限制信号管脚。

进一步的，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，包括：

以布线层的优先级由高到低的顺序，为一类信号管脚的出线通道分配对应的布线层；

以布线层的优先级由高到低的顺序，为二类信号管脚的出线通道分配对应的布线层；

以布线层的优先级由高到低的顺序，为三类信号管脚的出线通道分配对应的布线层。

进一步的，所述通道分配规则，包括：

每间隔n个出线通道，预留一个空闲通道；

其中，n为预设值。