[发明专利]内存共享方法及数据采集装置

说明书

本发明提供一种内存共享方法，包括：在U‑Boot启动阶段，通过ARM控制器将DDR3芯片的存储空间划分第一内存区域和第二内存区域，所述第一内存区域用于供FPGA控制器使用，所述第二内存区域用于供所述ARM控制器使用；重启系统使得所述ARM控制器和FPGA控制器完成信号初始化；通过所述ARM控制器将所述第一内存区域划分为第一子内存区域和第二子内存区域，并为所述第一子内存区域设定能够使用的容量为第一容量，为所述第二子内存区域设定能够使用的容量为第二容量；及通过所述FPGA控制器采集数据，并将所采集的数据写入所述第一子内存区域。本发明还提供实现所述内存共享方法的系统。本发明在不增加硬件的前提下可满足FPGA控制器对缓存空间的需求。

技术领域

本发明涉及计算机通信技术领域，具体涉及一种内存共享方法及数据采集装置。

背景技术

目前，数据采集装置在进行高速数据采集的时候，FPGA内的数据缓存容量非常有限，不能满足较大数据量缓存需求。

发明内容

鉴于以上内容，有必要提出一种内存共享方法及数据采集装置，可在不增加硬件的前提下满足数据采集装置的FPGA对缓存空间的需求。

本发明第一方面提供一种内存共享方法，所述方法包括：在U-Boot启动阶段，通过ARM控制器将DDR3芯片的存储空间划分第一内存区域和第二内存区域，其中，所述第一内存区域用于供FPGA控制器使用，所述第二内存区域用于供所述ARM控制器使用；重启系统使得所述ARM控制器和FPGA控制器完成信号初始化；通过所述ARM控制器将所述第一内存区域划分为第一子内存区域和第二子内存区域，并为所述第一子内存区域设定能够使用的容量为第一容量，为所述第二子内存区域设定能够使用的容量为第二容量；及通过所述FPGA控制器采集数据，并将所采集的数据写入所述第一内存区域。

优选地，所述通过所述FPGA控制器采集数据，并将所采集的数据写入所述第一子内存区域包括：通过所述FPGA控制器判断源自所述ARM控制器的start_work信号是否为1；当所述start_work信号为1时，通过所述FPGA控制器采集数据并将所采集的数据写入到所述第一子内存区域，以及通过所述FPGA控制器统计写入到所述第一子内存区域的第一数据量；通过所述FPGA控制器判断所述第一数据量是否等于所述第一容量；当判断得出所述第一数据量等于所述第一容量时，通过所述FPGA控制器设置address_flag信号等于1以及设置data_full信号等于1以向所述ARM控制器发送第一通知，通知所述ARM控制器从所述第一子内存区域读取数据；通过所述ARM控制器设置第一ACK信号为1以向所述FPGA控制器反馈该ARM控制器接收到所述第一通知，以及通过所述ARM控制器读取写入到所述第一子内存区域的数据；及通过所述FPGA控制器接收为1的所述第一ACK信号，并更新设置data_full信号等于0。

优选地，当通过所述FPGA控制器判断得出所述第一数据量等于所述第一容量时，且所述FPGA控制器没有接收到为1的所述第一ACK信号时，该方法还包括：通过所述FPGA控制器采集数据并将所采集的数据写入到所述第二子内存区域，以及通过所述FPGA控制器统计写入到所述第二子内存区域的第二数据量；通过所述FPGA控制器判断所述第二数据量是否等于所述第二容量；当判断得出所述第二数据量等于所述第二容量时，通过所述FPGA控制器设置address_flag信号等于2以及设置data_full信号等于1以向所述ARM控制器发送第二通知，通知所述ARM控制器从所述第二子内存区域读取数据；通过所述ARM控制器设置第二ACK信号为1以通知所述FPGA控制器该ARM控制器接收到所述第二通知，以及通过所述ARM控制器读取写入到所述第二子内存区域的数据；及通过所述FPGA控制器接收为1的所述第二ACK信号，并通过所述FPGA控制器更新设置data_full信号等于0。

优选地，所述ARM控制器通过mmap内存映射读取写入到所述第一子内存区域和所述第二子内存区域的数据，然后转发所读取的数据。