[发明专利]具有宽范围输入电压兼容性的输入电路

说明书

本发明公开了具有宽范围输入电压兼容性的输入电路。输入电路(400)包括输入级，该输入级具有输入节点(VIN+、VIN‑)和耦合到输入节点的直流(DC)放大器(402)。输入电路(400)还包括耦合到DC放大器402的输出节点(Vinp、Vinn)的交流(AC)放大器(200)。输入电路还包括耦合在DC放大器的输入节点(VIN+、VIN‑)和输出节点(Vinp、Vinn)之间的电容器(C1p、C1n)。输入电路(400)还包括耦合到DC放大器(402)和AC放大器的分压器。分压器包括与DC放大器(402)相关联的第一电阻器(R2p、R2n)和与AC放大器(200)相关联的第二电阻器(R1p、R1n)，其中第一电阻器(R2p、R2n)大于第二电阻器(R1p、R1n)。

背景技术

在电子系统中，不同的部件(电路)具有不同的电压或电流要求。为了解决这种差异，可以使用输入级来调节信号，以便输入到下一级或部件。例如，在不匹配的部件之间使用缓冲电路。缓冲器是单位增益或更高的放大器，该放大器被配置为提供足够的驱动能力，以将信号或数据位一直传递到下一级或部件。电压缓冲器对于低阻抗输入增加可用电流，同时保持电压水平。电流缓冲器保持电流不变，同时在更高的电压水平下驱动高阻抗输入。

时钟缓冲器输入级的性能目标在低传播延迟(tdp)、支持的频率范围、输入时钟信号标准(如LVPECL、LVDS、HSDS、CML等)和相位噪声性能方面的要求越来越高。向更快的技术(例如，较低技术节点)的迁移有助于改善传播延迟、相位噪声和操作频率。另一方面，电源电压缩放常常对支持的输入时钟标准施加限制。作为示例，在LVPECL标准的情况下，相对于输入电源电压定义电压电平(例如，VDD-0.8V的高电压电平和VDD-1.8V的低电压电平)。如果LVPECL标准的最小VDD为2.5V，并且时钟缓冲输入级部件使用的130nm或更低技术的VDD为1.2V或更低，则LVPECL电压电平可能会破坏时钟缓冲输入级中的部件。改善缓冲的努力正在进行。

发明内容

根据本公开的至少一些示例，输入电路包括输入级，该输入级具有第一输入节点和耦合到第一输入节点的直流(DC)放大器。输入电路还包括交流(AC)放大器，该AC放大器具有耦合到DC放大器的第一输出节点的第二输入节点。输入电路还包括耦合在第一输入节点和第一输出节点之间的电容器。输入电路还包括在第一输出节点和第二输入节点之间的分压器。分压器包括与DC放大器相关联的第一电阻器和与AC放大器相关联的第二电阻器，其中第一电阻器大于第二电阻器。

根据本公开的至少一些示例，输入电路包括时钟缓冲电路。时钟缓冲电路包括互补金属氧化物半导体(CMOS)输入级，该CMOS输入级具有第一输入节点和耦合到第一输入节点的DC放大器。CMOS输入级还包括AC放大器，该AC放大器具有耦合到DC放大器的第一输出节点的第二输入节点。CMOS输入级还包括耦合在第一输入节点和第一输出节点之间的电容器，其中CMOS输入级被配置为在第一输入节点处接收时钟电压。时钟电压高于DC放大器和AC放大器的输入电压电源。

根据本公开的至少一些示例，一种用于信号输入的方法包括接收具有DC信号分量和AC信号分量的差分输入信号。该方法还包括执行与差分输入信号的DC信号分量相关联的第一放大。该方法还包括执行与差分输入信号的AC信号分量相关联的第二放大，其中第二放大大于第一放大。

附图说明

对于各种示例的详细描述，现在将参考附图，其中：

图1是示出根据一些示例的系统的框图；

图2是示出根据一些示例的交流(AC)放大器电路的示意图；

图3是示出根据一些示例的直流(DC)前置放大器电路的示意图；

图4是示出根据一些示例的缓冲电路的示意图；

图5是示出根据一些示例的输入共模(ICM)放大器电路的示意图；

图6是示出根据一些示例的用于差分信号的ICM放大器电路的示意图；