[发明专利]GOA电路及显示面板

说明书

本申请公开了一种GOA电路及显示面板。通过在下拉维持模块增加薄膜晶体管，使得下拉维持模块电性连接于第一节点、第二节点以及输出模块的输出端，并接收恒压高电平，可以实现拉高第二节点的电平、维持第一节点的低电平和输出模块的输出端的低电平；且有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现。

技术领域

本申请涉及显示技术领域，尤其涉及一种GOA电路及显示面板。

背景技术

薄膜晶体管液晶显示器(Thin film transistor liquid crystal display，简称TFT-LCD)现已成为市场上主流的显示器，其基本原理是显示器中的液晶在电压的驱动下发生偏转，改变光的传播方向从而使显示器显示不同的颜色。阵列基板栅极驱动(GateDriver On Array，简称GOA)技术，是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极驱动电路制作在液晶显示面板的阵列基板上，实现对栅极线(Gate)逐行扫描的驱动方式的一项技术。

请一并参阅图1A-图1C，其中，图1A为现有GOA电路的电路图，图1B为图1A所示GOA电路的正向扫描驱动时序图，图1C为图1A所示GOA电路的反向扫描驱动时序图。

如图1A所示，现有GOA电路包括第一～第十三薄膜晶体管NT1～NT13、以及第一电容C1与第二电容C2。现有GOA电路中，一般存在2个关键节点：Q点、P点。其中Q点的主要作用是在像素充电阶段维持一个更高电平，从而可以根据第n级时钟信号CKn对应的高/低电平，控制第n级栅极驱动信号Gn输出电平的高/低；P点的主要作用是在像素维持(PixelHolding)阶段维持高电平，从而保证Q点及第n级栅极驱动信号Gn输出低电平。Q、P两点基本处于一个相互牵制的过程中：Q点电位高，P点电位基本上就是低；P点电位高，Q点电位基本上就是一个低点位。对应的时序如图1B、图1C所示。其它阶段：栅极线全开阶段：全局信号GAS1为高电平，所述GOA电路的每一级GOA单元均输出高电平的栅极驱动信号；栅极线全关阶段：全局信号GAS2为高，所述GOA电路的每一级GOA单元均输出低电平的栅极驱动信号。

在现有GOA电路中，由于每一级GOA单元所需薄膜晶体管以及时钟信号过多，并需要设置全局信号及相应薄膜晶体管，不利于显示面板窄边框的实现。

发明内容

本申请实施例提供一种GOA电路及显示面板，可以在实现GOA电路正常功能的情况下，减少薄膜晶体管数量，以利于实现更窄边框，提高产品竞争力。

本申请实施例提供了一种GOA电路，包括级联的多个GOA单元；第n级GOA单元包括：一正反向扫描控制模块，电性连接于一第一节点，用于响应第n-m级栅极驱动信号，根据正向扫描直流控制信号拉高或拉低所述第一节点的电平，或响应第n+m级栅极驱动信号，根据反向扫描直流控制信号拉高或拉低所述第一节点的电平，其中，n、m均为自然数，且nm；一输出控制模块，电性连接于所述第一节点，用于在所述GOA电路进行正向扫描或反向扫描期间，存储并传送所述第一节点的电平；一输出模块，电性连接于所述输出控制模块，用于在所述GOA电路进行正向扫描或反向扫描期间，响应所述第一节点的电平，根据第n级时钟信号输出第n级栅极驱动信号；一下拉模块，电性连接于所述第一节点以及一第二节点，用于在所述第一节点为高电平时拉低所述第二节点的电平；一下拉维持模块，电性连接于所述第一节点、所述第二节点以及所述输出模块的输出端，用于在所述第一节点为低电平时拉高所述第二节点的电平，进而维持所述第一节点的低电平和所述第n级栅极驱动信号的低电平。

本申请实施例还提供了一种显示面板，包括：一阵列基板，所述阵列基板包括本申请所述的GOA电路。

本申请的优点在于：本申请GOA电路，在实现GOA电路各阶段的功能的基础上，有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现，可以提高产品竞争力。

附图说明