[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，包括级联的多个GOA单元；其特征在于，第n级GOA单元包括：

一正反向扫描控制模块，电性连接于一第一节点，用于响应第n-m级栅极驱动信号，根据正向扫描直流控制信号拉高或拉低所述第一节点的电平，或响应第n+m级栅极驱动信号，根据反向扫描直流控制信号拉高或拉低所述第一节点的电平，其中，n、m均为自然数，且nm；

一输出控制模块，电性连接于所述第一节点，用于在所述GOA电路进行正向扫描或反向扫描期间，存储并传送所述第一节点的电平；

一输出模块，电性连接于所述输出控制模块，用于在所述GOA电路进行正向扫描或反向扫描期间，响应所述第一节点的电平，根据第n级时钟信号输出第n级栅极驱动信号；

一下拉模块，电性连接于所述第一节点以及一第二节点，用于在所述第一节点为高电平时拉低所述第二节点的电平；

一下拉维持模块，电性连接于所述第一节点、所述第二节点以及所述输出模块的输出端，用于在所述第一节点为低电平时拉高所述第二节点的电平，进而维持所述第一节点的低电平和所述第n级栅极驱动信号的低电平；

当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号、以及所有时钟信号均为高电平时，每一级GOA单元的所述正反向扫描控制模块拉高所述第一节点的电平，进而控制所述输出模块输出高电平的栅极驱动信号，使得所述GOA电路进入栅极线全开阶段；

当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号均为高电平、所有时钟信号均为低电平时，每一级GOA单元的所述下拉维持模块拉高所述第二节点的电平，进而控制所述输出模块输出低电平的栅极驱动信号，使得所述GOA电路进入栅极线全关阶段。

2.如权利要求1所述的GOA电路，其特征在于，所述正反向扫描控制模块包括：第一薄膜晶体管以及第二薄膜晶体管；所述输出控制模块包括第三薄膜晶体管以及第一电容；所述输出模块包括：第九薄膜晶体管；

所述第一薄膜晶体管的第一端接收所述正向扫描直流控制信号，其控制端接收所述第n-m级栅极驱动信号，其第二端接入所述第一节点；

所述第二薄膜晶体管的第一端接收所述反向扫描直流控制信号，其控制端接收所述第n+m级栅极驱动信号，其第二端接入所述第一节点；

所述第三薄膜晶体管的第一端接入所述第一节点，其控制端接收恒压高电平，其第二端接入一第三节点；

所述第一电容的一端接入所述第一节点，另一端接收恒压低电平；

所述第九薄膜晶体管的第一端接收所述第n级时钟信号，其控制端接入所述第三节点，其第二端作为所述输出模块的输出端。

3.如权利要求2所述的GOA电路，其特征在于，当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号、以及所有时钟信号均为高电平时，每一级GOA单元的所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第九薄膜晶体管均导通，拉高所述第一节点的电平，所述第九薄膜晶体管的第二端输出高电平的栅极驱动信号，使得所述GOA电路进入栅极线全开阶段。

4.如权利要求1所述的GOA电路，其特征在于，所述下拉模块包括：第四薄膜晶体管；所述第四薄膜晶体管的第一端接入所述第二节点，其控制端接入所述第一节点，其第二端接收恒压低电平。

5.如权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括：第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管以及第二电容；

所述第五薄膜晶体管的第一端接入所述第一节点，其控制端接入所述第二节点，其第二端接收恒压低电平；

所述第六薄膜晶体管的第一端和其控制端相连后接收恒压高电平，其第二端接入第四节点；

所述第七薄膜晶体管的第一端接入所述第四节点，其控制端接入所述第一节点，其第二端接收恒压低电平；

所述第八薄膜晶体管的第一端接收所述恒压高电平，其控制端接入所述第四节点，其第二端接入所述第二节点；

所述第十薄膜晶体管的第一端接入所述输出模块的输出端，其控制端接入所述第二节点，其第二端接收所述恒压低电平；

所述第二电容的一端接入所述第二节点，另一端接收所述恒压低电平。