[发明专利]一种集成电路后仿真方法、装置、电子设备及存储介质

权利要求书

1.一种集成电路后仿真方法，其特征在于，包括：

获取待进行后仿真的集成电路中顶层和各子模块各自仿真所需的包括网表在内的仿真参数，其中，顶层和各个子模块各自对应的网表彼此独立且相互不同；

针对每一个子模块，利用该子模块对应的仿真参数对该子模块进行后仿真，得到对应的仿真结果和快速信号数据库FSDB文件，以及利用所述顶层对应的仿真参数对所述顶层进行后仿真，得到所述顶层的仿真结果和FSDB文件；

其中，该子模块仿真所需的仿真参数包括：模块测试文件、输入激励和输出参考值、模块网表以及模块标准延时格式SDF文件；获取该子模块对应的模块测试文件、输入激励和输出参考值的步骤，包括：

获取所述集成电路的网表、标准寄生参数交换格式SPEF文件、标准设计约束SDC约束文件、寄存器传输级RTL代码以及前仿真测试用例；

根据所述集成电路的网表、所述SPEF文件、所述SDC约束文件，得到该子模块对应的模块测试文件和用于抓取该子模块的输入激励和输出参考值的脚本；

利用抓取该子模块的输入激励和输出参考值的脚本去获取所述RTL代码运行所述前仿真测试用例时产生的数据，得到该子模块的所述输入激励和输出参考值；

其中，根据所述集成电路的网表、所述SPEF文件、所述SDC约束文件，得到该子模块对应的模块测试文件和用于抓取该子模块的输入激励和输出参考值的脚本，包括：

读入所述集成电路的网表、所述SPEF文件、所述SDC约束文件后，计算该网表中该子模块的输入输出pin，得到该子模块的IO接口信号，以及计算该子模块中的标准单元和标准单元间的连线的延时信息，并提取当前环境中各个pin的延时信息，得到该子模块对应的IO延时信号，以及查询各输入输出pin所在的时钟域，得到该子模块对应的时钟域信号；

根据该子模块对应的IO延时信号和时钟域信号生成用于对仿真流程起控制作用的模块测试文件；

根据该子模块对应的IO接口信号和时钟域信号生成用于抓取该子模块各自的输入激励和输出参考值的脚本。

2.根据权利要求1所述的方法，其特征在于，利用该子模块对应的仿真参数对该子模块进行仿真，包括：

对所述模块网表、所述模块测试文件进行编译生成仿真电路可执行文件；

根据所述SDF文件在仿真电路中反标标准单元和标准单元间的连线的延时信息，并运行；

在运行的过程中，将所述输入激励加载至该仿真电路的各个输入管脚，并将该仿真电路输出的值与对应的输出参考值进行比较，得到对应的仿真结果和FSDB文件。

3.根据权利要求1所述的方法，其特征在于，该子模块仿真所需的仿真参数还包括：寄存器扫描链信息，其中，所述寄存器扫描链信息包含将该子模块中的各个寄存器按照扫描测试链的顺序提取的指定时刻的寄存器值；相应地，利用该子模块对应的仿真参数对该子模块进行仿真，包括：

对所述模块网表、所述模块测试文件进行编译生成仿真电路可执行文件；

根据所述模块SDF文件在仿真电路中反标标准单元和标准单元间的连线的延时信息，以及根据所述寄存器扫描链信息对所述仿真电路中的寄存器进行赋值，并运行；

在运行的过程中，将所述输入激励加载至该仿真电路的各个输入管脚，并将该仿真电路输出的值与对应的输出参考值进行比较，得到对应的仿真结果和FSDB文件。

4.根据权利要求3所述的方法，其特征在于，获取该子模块对应的寄存器扫描链信息的步骤，包括：

根据所述集成电路的网表、所述SDC约束文件，得到用于抓取该子模块指定时刻的寄存器扫描链信息的脚本；

利用所述抓取该子模块指定时刻的寄存器扫描链信息的脚本去获取所述RTL代码运行所述前仿真测试用例时产生的指定时刻的寄存器值，得到该子模块指定时刻的寄存器扫描链信息。