[发明专利]一种基于忆阻器的模拟乘加器电路

权利要求书

1.一种基于忆阻器的模拟乘加器电路，其特征在于，包括N个列忆阻器模拟乘加器单元，所述的列忆阻器模拟乘加器单元包括一列忆阻器模块、一乘加电流发生器和一电流模数转换器，所述的列忆阻器模拟乘加器单元有K个输入端，N和K为正整数；其中，

所述列忆阻器模块接收所述K个输入端输入的K个电压值，并进行模拟乘加运算；所述的乘加电流发生器的输入端与所述列忆阻器模块输出端相连，所述的乘加电流发生器的输出端输出模拟乘加运算的乘加电流；所述的电流模数转换器用于将所述的乘加电流发生器的输出电流转换为数字信号，所述的电流模数转换器的输入端与所述的乘加电流发生器的输出端相连；所述的电流模数转换器的输出端为所述的列忆阻器模拟乘加器单元的输出端。

2.根据权利要求1所述的基于忆阻器的模拟乘加器电路；其特征在于，所述的列忆阻器单元包括：

第一个NMOS管、第二个NMOS管…和第K个NMOS管，以及

第一忆阻器、第二忆阻器…和第K忆阻器；其中，

第一个NMOS管、第二个NMOS管…和第K个NMOS管的源极分别与相应的第一忆阻器、第二忆阻器…和第K忆阻器的一端相连；

所述第一忆阻器RRAM₁、第二忆阻器RRAM₂…和第K忆阻器RRAM_K的另一端共同连接于节点SL1；所述节点SL1为所述列忆阻器单元的输出端；

所述第一个NMOS管、第二个NMOS管…和第K个NMOS管的栅极共同连接于节点S1；

所述第一个NMOS管、第二个NMOS管…和第K个NMOS管的漏极分别连接于节点BL₁、节点BL₂…和节点BL_K，所述N个列忆阻器模拟乘加器单元具有K个输入端；所述节点BL₁、节点BL₂…和节点BL_K为所述N个列忆阻器模拟乘加器单元的K个输入端。

3.根据权利要求1所述的基于忆阻器的模拟乘加器电路；其特征在于，所述的乘加电流发生器包括第一MOS管、第二MOS管和第十一MOS管，其中，所述第一MOS管和第二MOS管的源极与所述第三MOS管的漏极共同连接；所述第二MOS管的栅极接参考电压V_ref；所述第一MOS管的漏极、所述第五MOS管的漏极、所述第五MOS管的栅极、所述第六MOS管的栅极共同连接；所述第六MOS管的漏极、所述第七MOS管的栅极、所述第七MOS管的漏极、所述第八MOS管的栅极、第九MOS管的栅极共同连接；所述第二MOS管的漏极、所述第四MOS管的漏极、所述第四MOS管的栅极、所述第九MOS管的栅极、第十一MOS管的栅极共同连接；所述第九MOS管的漏极、所述第八MOS管的漏极、所述第一MOS管的栅极、所述列忆阻器单元的输出端相连；所述第十MOS管的漏极和所述第十一MOS管的漏极相连并作为所述的乘加电流发生器的输出端；所述第五MOS管的源极、第六MOS管的源极、第四MOS管的源极、第九MOS管的源极、第十一MOS管的源极与电源负极相连；所述第三MOS管的源极、第七MOS管的源极、第八MOS管的源极、第十MOS管的源极与电源正极相连。

4.根据权利要求3所述的基于忆阻器的模拟乘加器电路；其特征在于，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第七MOS管、所述第八MOS管、所述第十MOS管为PMOS管；所述第四MOS管、所述第五MOS管、所述第六MOS管、所述第九MOS管、所述第十一MOS管为NMOS管。