[发明专利]执行相位匹配操作的系统

说明书

用于执行相位匹配操作的系统包括控制器，该控制器被配置为输出时钟、命令和选通信号并且输入/输出数据。该系统还包括半导体器件，该半导体器件被配置为根据所述时钟通过对所述命令和选通信号的相位进行匹配来生成内部选通信号，并且同步于所述内部选通信号来输入/输出所述数据，其中，该半导体器件通过补偿输入所述命令的第一路径的延迟量和输入所述选通信号的第二路径的延迟量，从所述选通信号生成所述内部选通信号。

相关申请的交叉引用

本申请要求于2020年4月17日提交的申请号为10-2020-0047012的韩国申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及一种系统，该系统用于通过补偿命令和选通信号被输入的路径的延迟量来同步于时钟对所述选通信号和所述命令的相位进行匹配。

背景技术

近来，随着半导体系统的运行速度的提高，在半导体系统中所包括的半导体器件之间要求高的传输速率。为了满足针对在半导体器件之间串行输入/输出的数据的高传输速率或高带宽，应用了新技术。例如，时钟分频技术被用于高速输入/输出数据。当时钟被分频时，生成具有不同相位的多相时钟。多相时钟被用于对数据进行反序列化或序列化，以便高速输入/输出数据。

发明内容

各个实施例针对一种用于执行相位匹配操作的系统，所述相位匹配操作为：使用DLL(延迟锁定环)时钟，通过补偿与输入与时钟同步的命令的路径和输入选通信号的路径一样多的延迟量来同步于所述时钟对所述选通信号和所述命令的相位进行匹配。

此外，各种实施例针对一种用于执行相位匹配操作的系统，该系统通过同步于时钟对选通信号和命令的相位进行匹配来执行数据输入/输出操作。

在一个实施例中，一种用于执行相位匹配操作的系统可以包括控制器，该控制器被配置为：输出时钟、命令和选通信号，并且输入/输出数据。该系统还可以包括半导体器件，该半导体器件被配置为：根据所述时钟通过对所述命令和所述选通信号的相位进行匹配来生成内部选通信号，并且同步于所述内部选通信号来输入/输出所述数据，其中，所述半导体器件通过补偿输入所述命令的第一路径的延迟量和输入所述选通信号的第二路径的延迟量，从所述选通信号生成所述内部选通信号。

在一个实施例中，一种用于执行相位匹配操作的系统可以包括DLL电路，该DLL电路被配置为通过控制时钟的相位来生成DLL时钟。该系统还可以包括输入/输出控制电路，该输入/输出控制电路被配置为根据所述DLL时钟通过对命令和选通信号的相位进行匹配来生成第一内部选通信号、第二内部选通信号、第三内部选通信号和第四内部选通信号，其中，所述输入/输出控制电路通过补偿输入所述命令的第一路径的延迟量和输入所述选通信号的第二路径的延迟量，从所述选通信号生成所述第一内部选通信号至第四内部选通信号。

根据本实施例，使用DLL时钟，通过补偿输入与时钟同步的命令的第一路径的延迟量和输入选通信号的第二路径的延迟量，可以同步于所述时钟对所述选通信号和所述命令的相位进行匹配。

此外，由于通过同步于所述时钟对所述选通信号和所述命令的相位进行匹配来执行数据输入/输出操作，因此可以防止所述数据输入/输出操作的错误。

附图说明

图1是示出根据实施例的用于执行相位匹配操作的系统的配置的框图。

图2是示出半导体器件的配置的框图，该半导体器件包括在图1所示的用于执行相位匹配操作的系统中。

图3是示出DLL(延迟锁定环)电路的配置的框图，该DLL(延迟锁定环)电路包括在图2所示的半导体器件中。

图4是用于描述图3所示的DLL电路的操作的时序图。

图5是示出输入/输出控制电路的配置的框图，该输入/输出控制电路包括在图2所示的半导体器件中。