[发明专利]用于高速信号走线的具有开槽的嵌入式微带线

说明书

提供了用于在半导体封装或PCB的内层中提供高速走线的装置和方法。在示例性实施例中，提供了一种电路组件，其可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的一对走线，并且所述第一接地参考平面可以具有与该对走线相对应的开口。所述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。

技术领域

本公开涉及高速连接，尤其涉及在半导体封装或印刷电路板(PCB)的内层上布线的高速信号走线。

背景技术

平面传输线(有时被称为走线)已长期用于互连印刷电路和集成电路上的组件。平面传输线的典型类型包括微带线(microstrip)和带状线(stripline)。微带线是一种表面结构，不适用于集成IC封装或印刷电路板(PCB)的内层，因此带状线通常用于内层。在现代电子电路中，信号速度越来越快，高速信号走线对阻抗控制有很高的要求。由于带状线的常规形式具有较高的走线电容，因此以带状线结构的形式在集成IC封装或PCB的内层上布线的走线，很难达到目标阻抗。此外，所需的阻抗可以通过减小走线宽度或增大走线间距来实现，但有时工艺能力的限制使这种方法成本高昂或难以实现。另一种方法是增加介电层的厚度以增加参考平面和走线之间的距离，但这会增加基板或PCB的厚度，并使IC封装或PCB难以满足高度要求。

发明内容

持续需要在集成IC封装或PCB的内层上改善高速信号走线。所公开的主题涉及电路组件和方法，其提供较小的电容以提高通过低成本方法达到目标阻抗的机会。在各种实施例中，信号层可以位于介电材料中的两个接地参考平面之间，并且可以去除与走线相对的两个接地参考平面之一上的金属区域以形成嵌入式微带线结构。

在示例性实施例中，提供了一种电路组件。该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的走线，并且所述第一接地参考平面可以具有与所述走线相对应的开口。所述开口的宽度可以等于或大于所述走线的宽度。

在另一个示例性实施例中，提供了一种电路组件。该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的一对走线，并且所述第一接地参考平面可以具有与该对走线相对应的开口。所述开口的宽度可以等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。

在又一示例性实施例中，提供了一种用于制造电路组件的方法。该方法可以包括：形成具有开口的第一导电平面；在所述第一导电平面上形成具有与嵌入在其中的与开口相对应的一对走线的介电层；以及形成第二导电平面以与第一导电平面将所述介电层夹在中间。述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。

附图简要说明

图1A示意性地示出了根据本公开的一个实施例中的电路组件的截面图。

图1B示意性地示出了根据本公开的一个实施例中的电路组件的一部分。

图2A示意性地示出了根据本公开的另一实施例中的电路组件的截面图。

图2B示意性地示出了根据本公开的另一实施例中的电路组件的一部分。

图3示意性地示出了根据本公开的一个实施例中的多层电路组件的截面图。

图4示意性地示出了根据本公开的另一实施例中的多层电路组件的截面图。

图5示意性地示出了根据本公开的又一实施例中的多层电路组件的截面图。

图6是根据本公开的一个实施例中的用于制造电路组件的过程的流程图。

具体实施方式