[发明专利]一种高速同步触发总线电路及同步触发方法

说明书

本发明涉及一种高速同步触发总线电路，属于芯片测试装置技术领域。其特征在于：分为中央控制板部分和测试板卡部分，每个部分均包括一块FPGA芯片、电路接口和高速通讯接口；其中FPGA芯片带有两端口的同步信号输出端和两端口的同步信号接收端；中央控制板部分的FPGA芯片通过电路接口与上位机的通讯总线连接，测试板卡部分FPGA芯片通过电路接口与芯片测试装置的功能单元连接；中央控制板部分的同步信号输出端和测试板卡部分的同步信号接收端、测试板卡部分的同步信号输出端和中央控制板部分的同步信号接收端均通过高速通讯电缆互相连接。本发明利用FPGA芯片的LVDS端口信号特性，提供高速同步触发信号输入输出，并避免干扰。

技术领域

本发明涉及一种高速同步触发总线电路及一种同步触发方法，属于芯片测试装置技术领域。

背景技术

自动测试设备(ATE)通常用于在芯片制造领域中测试对制造出的芯片进行逻辑测试，确保在芯片的性能符合设计要求。在自动测试机内部通常为不同测试项目，设计有不同的测试板卡，中央控制板与各测试板卡之间通过总线进行同步触发。同步触发通讯内部通讯分为并行通讯和串行通讯两种，并行通讯通常是将数据字节的各位用多条数据线同时进行传送，但需要多条数据线和控制线，对系统整体来说占用较多资源，运行速度由于数据位对齐的困难而受到限制；串行通讯通常是将数据拆分为一位一位的模式，在单条数据线上传输，优点是节约系统资源，单线路传输速度极快(可以达到5Gbps)。但是，板与板之间由于共用接地，使得通讯两端板卡间的低频扰动相互影响，不符合芯片测试中高速同步触发的需要。

发明内容

本发明提供一种高速同步触发总线电路，解决中央控制板与各测试板卡安全且高速通讯的问题。

技术方案：

一种高速同步触发总线电路，其特征在于：分为中央控制板部分和测试板卡部分，每个部分均包括一块FPGA芯片、电路接口和高速通讯接口；其中FPGA芯片带有两端口的同步信号输出端和两端口的同步信号接收端；中央控制板部分的FPGA芯片通过电路接口与上位机的通讯总线连接，测试板卡部分的FPGA芯片通过电路接口与芯片测试装置的功能单元连接；中央控制板部分的同步信号输出端和测试板卡部分的同步信号接收端、测试板卡部分的同步信号输出端和中央控制板部分的同步信号接收端均通过高速通讯电缆互相连接。

进一步的，中央控制板部分和测试板卡部分之间不共用接地，有效隔离板卡间的低频扰动。

进一步的，FPGA芯片的同步信号输出端和同步信号接收端为LVDS信号端口

进一步的，高速通讯电缆为差分同轴电缆。

进一步的，在FPGA芯片的两端口同步信号接收端前各接有一个电容进行直流隔离。

更进一步的，电容的容量为10nF。

一种使用上述电路进行传输的同步触发方法，发送端的FPGA芯片将同步触发信号分解为第一类数据和第二类数据，并将第一类数据编码为第三类数据，第二类数据编码为第四类数据后进行发送，接收端的FPGA芯片将接受到的第三类数据和第四类数据解码为第一类数据和第二类数据再合成同步触发信号。

第一类数据和第二类数据互为反向，第三类数据和第四类数据均为第一类数据和第二类数据间隔组合而成，两者互为反向，如第一类数据为0、第二类数据为1、第三类数据为01，第四类数据为10或第一类数据为0、第二类数据为1、第三类数据为010，第四类数据为101；发送端与接收端的同步触发信号相差固定的时钟周期，相差的时钟周期等于第三类数据与第一类数据或第四类数据与第二类数据的长度差值，01与0或10与1相差一个周期,010与0或101与1相差两个周期。

有益效果：