[发明专利]访问线干扰减轻

权利要求书

1.一种存储器装置，其包括：

与行线和数字线耦合的铁电存储器单元，

感测电路，其与所述数字线耦合并且被配置成通过为所述铁电存储器单元的读取操作锁存第一电压或第二电压来确定所述铁电存储器单元的第一逻辑状态，以及写入电路，其与所述数字线和所述感测电路耦合，所述写入电路被配置成：

至少部分地基于由所述感测电路锁存的所述第一电压或所述第二电压，将第二逻辑状态写入到所述铁电存储器单元；以及

通过在所述读取操作之后为写回操作将第三电压或第四电压施加到所述数字线来写入所述第二逻辑状态，其中所述第三电压或所述第四电压中的至少一个不同于所述第一电压和所述第二电压。

2.根据权利要求1所述的存储器装置，其中所述感测电路进一步包括感测放大器，所述感测放大器可选择性地与所述数字线耦合并且被配置成感测存储在所述铁电存储器单元上的电荷状态。

3.根据权利要求2所述的存储器装置，其中所述写入电路经由第一可开关路径和第二可开关路径与所述感测电路相耦合，所述第一可开关路径将所述第二逻辑状态设置为与所述第一逻辑状态相同的状态，所述第二可开关路径将所述第二逻辑状态设置为与所述第一逻辑状态反相。

4.根据权利要求3所述的存储器装置，其中所述第三电压是比所述第一电压或所述第二电压高的电压，并且其中所述写入电路包括开关，所述开关将所述写入电路的输入节点耦合到所述第三电压，并且在所述感测电路经由所述第一可切换路径或所述第二可切换路径耦合到所述写入电路之前将所述输入节点与所述第三电压去耦合。

5.根据权利要求4所述的存储器装置，其中所述写入电路进一步包括反馈晶体管，所述反馈晶体管在所述写入电路将所述第三电压或所述第四电压施加到所述数字线之后将所述写入电路的输出节点耦合到所述输入节点。

6.根据权利要求1所述的存储器装置，其中所述写入电路包括电平移位器电路，所述电平移位器电路被配置成为写回操作将所述第三电压或所述第四电压施加到所述数字线。

7.根据权利要求6所述的存储器装置，其中所述电平移位器电路被配置成控制为写回操作将所述第三电压或所述第四电压施加到所述数字线的转换速率。

8.根据权利要求7所述的存储器装置，其中所述电平移位器电路包括第一电流驱动器和第二电流驱动器，所述第一电流驱动器被配置成施加第一电流以便控制施加所述第三电压的所述转换速率，所述第二电流驱动器被配置成施加第二电流以便控制施加所述第四电压的所述转换速率。

9.根据权利要求8所述的存储器装置，其中所述第三电压是比所述第一电压或所述第二电压高的电压，并且其中，对于与为所述写回操作施加所述第三电压相关联的所述第二逻辑状态，所述第二电流驱动器被配置成在所述写回操作结束时控制所述数字线从所述第三电压到所述第四电压的转换速率。

10.根据权利要求1所述的存储器装置，其中所述数字线是第一数字线，并且所述铁电存储器单元是经由字线和所述第一数字线可访问的第一铁电存储器单元，并且其中所述存储器装置包括经由所述字线和第二数字线可访问的第二铁电存储器单元，并且其中对于所述读取操作和所述写回操作，所述第二数字线经由开关与所述感测电路和所述写入电路去耦合。

11.根据权利要求1所述的存储器装置，其中所述感测电路与第一电源电压耦合，并且所述写入电路与高于所述第一电源电压的第二电源电压耦合。

12.根据权利要求1所述的存储器装置，其中所述感测电路包括锁存器以便为所述读取操作锁存所述第一电压或所述第二电压，所述锁存器包括具有第一栅极氧化物厚度的第一批多个晶体管，并且其中所述写入电路包括驱动器以便为所述写回操作将所述第三电压或所述第四电压施加到所述数字线，所述驱动器包括具有第二栅极氧化物厚度的第二批多个晶体管。