[发明专利]基于FPGA的高分辨率视频图像压缩传输方法及系统

说明书

基于FPGA的高分辨率视频图像压缩传输方法和系统。方法包括：获取视频数据流至FPGA，通过色域转换得到YCbCr4:4:4格式，循环向16个视频行缓存RAM写入，8个RAM为1组，分为2组，每写完一组RAM后，从左向右依次读取数据，每次读取8列，形成8X8的图像数据块，直到将整组数据读取完；对8x8图像数据块依次进行DCT变换、ZIGZAG扫描、量化、RLE游程编码以及哈夫曼编码，直到将8行数据按照8x8图像数据块全部处理完，若最后一块不足8个像素的点则对应补齐；直到整帧图像处理结束，完成压缩。系统包括FPGA，FPGA包括：视频数据流输入、写RAM控制、视频缓存RAM、8*8块产生、DCT、ZIGZAG扫描、量化、RLE游程编码、哈夫曼编码等。只用单个FPGA实现高分辨率视频图像压缩，极大减小数据量。

技术领域

本发明涉及视频图像压缩，尤其与基于FPGA的高分辨率视频图像压缩传输方法及系统相关。

背景技术

视频传输系统应用于各个行业，为了满足用户的各种需求，现在的视频接口种类越来越丰富，传输能力越来越强。例如早期的模拟接口VGA、CVBS接口发展到数字接口DVI、HDMI、DP等等，不胜枚举。能传输的分辨率越来越大，帧率也越来越高，但是同时也存在对传输电缆要求高，传输距离近，传输不够灵活等缺点。

实际使用中用户往往需要更灵活、更远距离的传输或者使用普通通信接口传输高清视频图像，比如通过网口传输4K分辨率的视频图像，这就需要对视频图像进行压缩处理后再传输。现有的压缩处理传输方式，在通信带宽受限时存在传输问题，并对通信接口具有一定的要求才能完成，且处理方式对硬件资源要求/浪费较多，有必要加以改进。

发明内容

针对上述相关现有技术的不足与缺陷，本发明提供基于FPGA的高分辨率视频图像压缩传输方法及系统，在只用单个FPGA的情况下结合创新压缩编码算法实现高分辨率视频图像压缩，极大减小数据量，用更小的带宽即可传输更大的分辨率，用较低速通信接口就能传输高分辨率视频，在通信带宽受限的情况下也能完成视频的传输。

为了实现上述目的，本发明采用以下技术：

基于FPGA的高分辨率视频图像压缩传输方法，其特征在于，包括步骤：

通过FPGA的接口获取视频数据流至FPGA，并对视频数据流的格式进行判断：

若视频数据流的格式为YCbCr4:4:4，向FPGA的视频缓存RAM写入；

若视频数据流的格式不为YCbCr4:4:4，则通过色域转换得到YCbCr4:4:4格式，向FPGA的视频缓存RAM写入；其中，视频缓存RAM包括两组，每组8个RAM，每个RAM用于缓存一行视频数据流数据；

循环向16个视频行缓存RAM写入，8个RAM为1组，分为2组，每写完一组RAM后，从左向右依次读取数据，每次读取8列，形成8X8的图像数据块供处理，直到将整组数据读取完；具体是：按顺序循环地将每一行视频数据流数据写入到两组RAM中，按照乒乓操作对两组RAM进行缓存，当写完第一组RAM以后，同时读取此组8个RAM中的数据，每次读取8列，形成8x8图像数据块供处理，同时将新进来的数据缓存写入第二组RAM；

对8x8图像数据块依次进行DCT变换、ZIGZAG扫描、量化、RLE游程编码以及哈夫曼编码，直到将8行数据按照8x8图像数据块全部处理完，若最后一块不足8列，则对末尾的像素点进行补齐；再处理第二组RAM的8行数据，直到整帧图像处理结束，完成压缩。