[发明专利]基于FPGA的高分辨率视频图像压缩传输方法及系统

权利要求书

1.基于FPGA的高分辨率视频图像压缩传输方法，其特征在于，包括步骤：

通过FPGA的接口获取视频数据流至FPGA，并对视频数据流的格式进行判断：

若视频数据流的格式为YCbCr4:4:4，向FPGA的视频缓存RAM写入；

若视频数据流的格式不为YCbCr4:4:4，则通过色域转换得到YCbCr4:4:4格式，向FPGA的视频缓存RAM写入；其中，视频缓存RAM包括两组，每组8个RAM，每个RAM用于缓存一行视频数据流数据；

按顺序循环地将每一行视频数据流数据写入到两组RAM中，按照乒乓操作对两组RAM进行缓存，当写完第一组RAM以后，同时读取此组8个RAM中的数据，每次读取8列，形成8x8图像数据块供处理，同时将新进来的数据缓存写入第二组RAM；

对8x8图像数据块依次进行DCT变换、ZIGZAG扫描、量化、RLE游程编码以及哈夫曼编码，直到将8行数据按照8x8图像数据块全部处理完，若最后一块不足8列，则对末尾的像素点进行补齐；再处理第二组RAM的8行数据，直到整帧图像处理结束，完成压缩；

DCT变换采用查表的方式实现：将系数值预设于FPGA的ROM，然后在进行DCT运算时，通过查询ROM地址获得运算结果，使一个8x8图像数据块变换为一个8x8系数矩阵；其中，8x8系数矩阵，左上角第一个系数为直流DC系数，其余63个为交流AC系数；

RLE游程编码用于将量化后的系数数据中连续的‘0’按游程的方式表示，输出幅度、游程RRRR和分类SSSS；

哈夫曼编码用于根据使用频率来最大化压缩视频数据量，包括步骤：将哈夫曼编码表预设于FPGA的ROM中，在进行编码时，通过查询ROM地址进行编码，输出为码长和码字，编码结果依次输出形成压缩数据流；

其中，编码时对于DC系数跟AC系数采用不同的编码方式，对RLE游程编码后的幅度以及分类SSSS也采用不同的编码方式：

对DC系数先将当前DC系数减去前一个DC系数后再进行VLC变长哈夫曼编码和VLI变长整数编码的交替编码；

对AC系数直接采用VLC变长哈夫曼编码和VLI变长整数编码的交替编码；

对RLE游程编码的幅度采用VLI变长整数编码；

对分类SSSS采用VLC变长哈夫曼编码。

2.根据权利要求1所述的基于FPGA的高分辨率视频图像压缩传输方法，其特征在于，

ZIGZAG扫描，用于对DCT变换后的8x8系数矩阵按照预定的排列顺序转换成一维的1x64的系数依次输出；

量化，用于使用量化表对ZIGZAG重排序后的系数进行量化，将系数跟量化表中相应的值做除法运算，使用不同的量化表分别对亮度信号和色差信号进行量化。

3.根据权利要求1所述的基于FPGA的高分辨率视频图像压缩传输方法，其特征在于，

将一个图像数据块经量化后系数中连续为‘0’的值进行压缩，包括步骤：

统计输入的系数值，若输入的系数不为“0”，输出一个编码结果；若输入的系数为“0”，则统计连续“0”的个数，并根据“0”的个数的输出另一个编码结果；按照此方式统计剩下的输入系数，若某个位置开始到最后一个系数都是连续的“0”，则输出结束EOB标识，结束编码。