[发明专利]基站射频单元及其休眠唤醒方法

权利要求书

1.一种基站射频单元，包括：电源板(1)、主板(2)和滤波器(12)，其中，所述电源板(1)包括整流滤波电路(3)、第一DC/DC变换电路(4)和控制电路(5)，其特征在于，所述电源板(1)还包括：第二DC/DC变换电路(17)，

所述第二DC/DC变换电路(17)的输入端连接所述整流滤波电路(3)的输出端，所述第二DC/DC变换电路(17)的输出端连接所述控制电路(5)；

其中，所述第一DC/DC变换电路(4)的功率大于所述第二DC/DC变换电路(17)的功率；

其中，所述控制电路(5)用于实现休眠和定时唤醒功能，在休眠状态下，关断所述电源板(1)上的第一DC/DC变换电路(4)，使所述主板(2)完全断电；定时结束后，重新恢复所述第一DC/DC变换电路(4)的工作并使所述主板(2)重新上电工作；

所述第二DC/DC变换电路(17)用于为休眠状态下的所述控制电路(5)供电。

2.根据权利要求1所述的基站射频单元，其特征在于，所述整流滤波电路(3)引入输入电源，并经所述第二DC/DC变换电路(17)进行变换后，产生所述控制电路(5)在基站射频单元处于休眠状态时需要的电源。

3.根据权利要求1所述的基站射频单元，其特征在于，所述控制电路(5)内置电源管理芯片或单片机(7)，所述整流滤波电路(3)引入输入电源，并经所述第二DC/DC变换电路(17)进行变换后，产生所述电源管理芯片或单片机(7)在基站射频单元处于休眠状态时需要的电源。

4.一种基站射频单元的休眠唤醒方法，其特征在于，基于如权利要求1至2任一所述的基站射频单元，包括：

所述控制电路(5)接收包含休眠时间的指令，关断第一DC/DC变换电路(4)，控制第二DC/DC变换电路(17)进入工作状态，所述控制电路(5)进入定时唤醒的休眠状态；

判断所述休眠时间是否达到，若所述休眠时间达到，则所述控制电路(5)退出休眠状态；

所述控制电路(5)控制所述第一DC/DC变换电路(4)进入工作状态。

5.根据权利要求4所述的基站射频单元的休眠唤醒方法，其特征在于，所述控制电路(5)接收包含休眠时间的指令之前，还包括：

设置于主板(2)上的现场可编程逻辑门阵列FPGA(9)通过光纤接口(15)接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板(2)上的主处理器(8)；

主处理器(8)接收到所述包含休眠时间的指令后，关断主板(2)上的FPGA(9)、收发信机(10)和功放(11)，并向电源板(1)上的控制电路(5)发送所述包含休眠时间的指令。

6.一种基站射频单元的休眠唤醒方法，其特征在于，基于如权利要求3所述的基站射频单元，包括：

所述电源管理芯片或单片机(7)接收包含休眠时间的指令，关断第一DC/DC变换电路(4)，控制第二DC/DC变换电路(17)进入工作状态，所述电源管理芯片或单片机(7)进入定时唤醒的休眠状态；

判断所述休眠时间是否达到，若所述休眠时间达到，则所述电源管理芯片或单片机(7)退出休眠状态；

所述电源管理芯片或单片机(7)唤醒控制电路(5)；

所述控制电路(5)控制所述第一DC/DC变换电路(4)进入工作状态。

7.根据权利要求6所述的基站射频单元的休眠唤醒方法，其特征在于，所述电源管理芯片或单片机(7)接收包含休眠时间的指令之前，还包括：

设置于主板(2)上的现场可编程逻辑门阵列FPGA(9)通过光纤接口(15)接收基带处理单元BBU下发的包含休眠时间的指令，并将所述包含休眠时间的指令发送给主板(2)上的主处理器(8)；

主处理器(8)接收到所述包含休眠时间的指令后，关断主板(2)上的FPGA(9)、收发信机(10)和功放(11)，并向电源板(1)上的电源管理芯片或单片机(7)发送所述包含休眠时间的指令。