[发明专利]二选一数据选择器在审
| 申请号： | 202010596830.0 | 申请日： | 2020-06-28 |
| 公开（公告）号： | CN111565037A | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | 范志军;孔维新;于东;杨作兴 | 申请（专利权）人： | 深圳比特微电子科技有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 张鑫 |
| 地址： | 518000 广东省深圳市高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 二选一 数据 选择器 | ||
1.一种二选一数据选择器，包括：
或非逻辑电路(NR2)，被配置为接收选择信号(sel)和反相第一输入(a0_n)，并产生中间结果(gn1)；以及
与或非逻辑电路(AOI21)，被配置为接收选择信号(sel)、第二输入(a1)和或非逻辑电路的中间结果(gn1)，并产生反相输出(XN)。
2.如权利要求1所述的二选一数据选择器，其中，
在选择信号(sel)是逻辑0的情况下，反相输出(XN)是反相第一输入，
在选择信号(sel)是逻辑1的情况下，反相输出(XN)是反相第二输入。
3.如权利要求1所述的二选一数据选择器，其中，或非逻辑电路(NR2)包括：
第一PMOS晶体管，其栅极端子被配置为接收选择信号(sel)，其中，第一PMOS晶体管的源极端子被耦接至电源端子；
第二PMOS晶体管，其栅极端子被配置为接收反相第一输入(a0_n)，其源极端子被耦接至第一PMOS晶体管的漏极端子，并且其漏极端子被耦接至第一节点；
第一NMOS晶体管，其栅极端子被配置为接收选择信号(sel)并且其漏极端子被耦接至第一节点；以及
第二NMOS晶体管，其栅极端子被配置为接收反相第一输入(a0_n)并且其漏极端子被耦接至第一节点，其中，第一NMOS晶体管和第二NMOS晶体管中的每一个的源极端子被耦接至接地端子，
其中，或非逻辑电路(NR2)被配置为在第一节点产生中间结果(gn1)。
4.如权利要求1所述的二选一数据选择器，其中，与或非逻辑电路(AOI21)包括：
第三PMOS晶体管，其栅极端子被配置为接收或非逻辑电路的中间结果(gn1)，其中，第三PMOS晶体管的源极端子被耦接至电源端子；
第四PMOS晶体管，其栅极端子被配置为接收选择信号(sel)，其源极端子被耦接至第三PMOS晶体管的漏极端子，并且其漏极端子被耦接至第二节点；
第五PMOS晶体管，其栅极端子被配置为接收第二输入(a1)，其源极端子被耦接至第三PMOS晶体管的漏极端子，并且其漏极端子被耦接至第二节点；
第三NMOS晶体管，其栅极端子被配置为接收或非逻辑电路的中间结果(gn1)并且其漏极端子被耦接至第二节点；
第四NMOS晶体管，其栅极端子被配置为接收选择信号(sel)并且其漏极端子被耦接至第二节点；以及
第五NMOS晶体管，其栅极端子被配置为接收第二输入(a1)并且其漏极端子被耦接至第四NMOS晶体管的源极端子，其中，第三NMOS晶体管和第五NMOS晶体管中的每一个的源极端子被耦接至接地端子，
其中，与或非逻辑电路(AOI21)被配置为在第二节点产生反相输出(XN)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳比特微电子科技有限公司，未经深圳比特微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010596830.0/1.html，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
