[发明专利]负阻钳位可控硅整流忆阻器件及其制作方法

说明书

本发明公开了一种负阻钳位可控硅整流忆阻器件及其制作方法，衬底P‑Sub上设有DN‑Well区，DN‑Well区中设有第一P‑Well区、N‑Well区和第二P‑Well区；第一P‑Well区中设有第一浅槽隔离区、第一P+注入区、第二浅槽隔离区、第一N+注入区、第一多晶硅栅、第三浅槽隔离和第二P+注入区，第四浅槽隔离区横跨在第一P‑Well区和N‑Well区的交界处；N‑Well区中设有第二N+注入区、第五浅槽隔离区和第三N+注入区，第六浅槽隔离区横跨在N‑Well区和第二P‑Well区的交界处；第二P‑Well区中设有第三P+注入区、第七浅槽隔离区、第二多晶硅栅、第四N+注入区、第八浅槽隔离区、第四P+注入区和第九浅槽隔离区；如此，实现高阻态与低阻态的连续调控，实现基于标准微电子工艺的硅基忆阻器大规模片上集成的需求。

技术领域

本发明涉及集成电路领域，特别涉及一种负阻钳位可控硅整流忆阻器件及其制作方法。

背景技术

人工智能时代的到来对计算机核心芯片的计算效率、容量提出了急需解决的难题，当前基于冯·诺依曼架构的传统芯片面临严峻的挑战，在传统计算机架构中，计算和存储功能无法统一，随着智能应用的不断发展，数据的存储需求呈现爆发式增长，面对日益复杂的数据感知，由于缺乏突破性的核心器件结构，人工神经网络、人工智能芯片的研究停滞不前，新兴的人工智能计算芯片难以模拟人脑的信息储存与运作，忆阻概念的提出为实现类脑芯片提供了新启示，忆阻器的存储与计算模式避免了传统架构中的每步都需要将计算结果通过总线传输到存储器进行储存，从而显著减小数据频繁传输的负荷，有效降低计算机芯片信息处理的功耗，提高信息处理速度，忆阻器阻值的自动记忆能力与转换特性，将推动人工智能和存算融合的技术革命。

基于纳米尺度的TiO₂固态薄膜双端忆阻器如图1所示，通过构建一个边界迁移率模型解释器件中的忆阻现象，器件等效为厚度为D的TiO₂，薄膜中有一个高掺杂区域，电阻值表示为R_ON，一个低掺杂区域，电阻值表示为R_OFF，该器件的总阻值等效为两个电阻的串联之和，高浓度掺杂区域的长度用变量W表示，上述材料实现忆阻器件难以与标准微电子工艺实现大规模片上集成。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、兼容标准微电子工艺的负阻钳位可控硅整流忆阻器件及其制作方法。

本发明解决上述问题的技术方案是：

本发明第一方面，提供了一种负阻钳位可控硅整流忆阻器件，衬底P-Sub，所述衬底P-Sub上设有DN-Well区，所述DN-Well区中设有第一P-Well区、N-Well区和第二P-Well区；所述第一P-Well区中依次设有第一浅槽隔离区、第一P+注入区、第二浅槽隔离区、第一N+注入区、第一多晶硅栅、第三浅槽隔离区和所述第二P+注入区，第四浅槽隔离区横跨在所述第一P-Well区和所述N-Well区的交界处；所述N-Well区中设有第二N+注入区、第五浅槽隔离区和第三N+注入区，第六浅槽隔离区横跨在所述N-Well区和所述第二P-Well区的交界处；所述第二P-Well区中设有第三P+注入区、第七浅槽隔离区、第二多晶硅栅、第四N+注入区、第八浅槽隔离区、第四P+注入区和第九浅槽隔离区；所述第一P+注入区、所述第一N+注入区和所述第一多晶硅栅连接在一起引出作为器件阴极；所述第二多晶硅栅、所述第四N+注入区和所述第四P+注入区连接在一起引出作为器件阳极。

其中，所述第一浅槽隔离区的左侧与所述DN-Well区及所述第一P-Well区的左侧边缘相连接，所述第一浅槽隔离区的右侧与所述第一P+注入区的左侧相连接，所述第一P+注入区的右侧与所述第二浅槽隔离区的左侧相连接，所述第二浅槽隔离区的右侧与所述第一N+注入区的左侧相连接，所述第一N+注入区的右侧与所述第一多晶硅栅的左侧相连接，所述第一多晶硅栅的右侧与所述第三浅槽隔离区的左侧相连接，所述第三浅槽隔离区的右侧与所述第二P+注入区的左侧相连接，所述第二P+注入区的右侧与所述第四浅槽隔离区的左侧相连接，所述第四浅槽隔离区横跨在所述第一P-Well区和所述N-Well区的交界处。