[发明专利]时钟电路系统、计算芯片、算力板和数字货币挖矿机

说明书

本公开涉及时钟电路系统、计算芯片、算力板和数字货币挖矿机。时钟电路系统包括主时钟电路和本地时钟电路。主时钟电路包括级联的多个时钟驱动电路，每个时钟驱动电路包括使时钟信号延迟的一个或多个延迟元件。本地时钟电路包括耦接到所述主时钟电路的第一端口的第一输入端；耦接到主时钟电路的第二端口的第二输入端；以及逻辑门元件。第一端口和第二端口之间存在主时钟电路的的至少一个延迟元件。本公开能够使用精简的时钟电路系统生成性能良好的脉冲信号。

技术领域

本公开涉及电子电路领域，并且更具体地涉及时钟电路系统以及应用该时钟电路系统的计算芯片、算力板和数字货币挖矿机。

背景技术

采用流水线(pipeline)结构是芯片设计的常用方法。使用流水线结构能够有效地提升执行数据处理任务的效率/吞吐率。在通用CPU领域，通常是指令执行相关的流水线，因此流水线结构中的各级流水线的处理时间并不完全相同。然而，在依赖于纯硬件计算的许多领域(诸如虚拟数字货币计算、人工智能(AI)计算等)，通常施加严格的时序要求。例如，每级流水线的时间都需要精确地控制到一致。因此，在这些领域中，用于为流水线结构提供时钟信号的时钟电路系统往往具有特定的结构和功能。

在执行诸如虚拟数字货币计算、人工智能(AI)计算之类的计算密集型的数据处理任务时，计算硬件常常需要长时间地运行。例如，为了高效率地获取数字货币，数字货币挖矿机需要不间断地执行大量散列(hash)运算。这样的计算硬件会显著地消耗功率并带来相应的成本，例如电力成本。功耗比被定义为计算硬件的每单位算力所消耗的功率，它是衡量计算硬件的重要性能指标之一。当计算硬件包含或被实现为计算芯片时，可以通过减少计算芯片所使用的元件的数量来降低功耗比。有利地，计算芯片的芯片面积也可以被减小。

发明内容

本公开的实施例旨在使用精简的时钟电路系统生成性能良好的脉冲信号，该脉冲信号可以被用于执行计算密集型的数据处理任务的流水线结构。

根据本公开的第一方面，提供了一种时钟电路系统，所述时钟电路系统包括主时钟电路以及一个或多个本地时钟电路。所述主时钟电路包括级联的多个时钟驱动电路，每个时钟驱动电路包括使时钟信号延迟的一个或多个延迟元件，所述主时钟电路被配置为驱动时钟信号沿所述多个时钟驱动电路传播。所述一个或多个本地时钟电路中的每一个本地时钟电路与所述主时钟电路中的相应时钟驱动电路相关联，并且包括：第一输入端，耦接到所述主时钟电路的第一端口以从所述主时钟电路汲取第一时钟信号；第二输入端，耦接到所述主时钟电路的第二端口以从所述主时钟电路汲取第二时钟信号；和逻辑门元件，耦接到所述第一输入端和所述第二输入端，并且被配置为基于所述第一时钟信号和所述第二时钟信号生成脉冲信号。其中，所述第二端口在所述主时钟电路中位于所述第一端口的下游，并且所述第一端口和所述第二端口之间存在所述主时钟电路的所述相应时钟驱动电路中的至少一个延迟元件。

根据本公开的该第一方面，所述本地时钟电路还包括使第二时钟信号延迟的一个或多个附加延迟元件，所述一个或多个附加延迟元件被设置在所述逻辑门元件与所述第二输入端之间。

根据本公开的该第一方面，所述本地时钟电路具有以下各种配置中的一种配置：第一配置，其中与所述本地时钟电路相关联的所述第一端口和所述第二端口位于所述主时钟电路的同一级时钟驱动电路中；第二配置，其中与所述本地时钟电路相关联的所述第一端口和所述第二端口位于所述主时钟电路的相邻两级时钟驱动电路中；或者第三配置，其中与所述本地时钟电路相关联的所述第一端口与所述第二端口之间存在所述主时钟电路的至少一级时钟驱动电路。

根据本公开的该第一方面，所述一个或多个本地时钟电路包括第一本地时钟电路和第二本地时钟电路，所述一个或多个本地时钟电路包括第一本地时钟电路和第二本地时钟电路，所述第一本地时钟电路和所述第二本地时钟电路各自具有所述第一配置、第二配置和第三配置中的不同配置。

根据本公开的该第一方面，所述逻辑门元件与所述本地时钟电路的所述第一输入端和所述第二输入端之间没有设置延迟元件。