[发明专利]处理器及计算机

说明书

本申请提供一种处理器及计算机，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。

技术领域

本申请涉及集成电路领域，具体而言，涉及一种处理器及计算机。

背景技术

同一款中央处理器(Central Processing Unit，简称CPU)在不同的应用场景下通常需要支持多种高速传输协议设备或与其他处理器的相互连接。然而现有的CPU中，高速传输协议与物理媒介适配层(Physical Medium Attachment sublayer，简称PMA)之间的对应关系往往是固定的，这样使得CPU一旦被制造完成，支持的高速传输协议设备通常较为单一，降低了CPU的适用范围。

发明内容

本申请实施例的目的在于提供一种处理器及计算机，用以改善现有技术中的处理器的适用范围较低的问题。

第一方面，本申请实施例提供了一种处理器，包括多个物理编码子层PCS、至少一个物理媒介适配层PMA以及协议选择模块；其中，多个PCS各自支持的高速传输协议不同；所述协议选择模块用于为所述至少一个PMA中的每个PMA配置连接的PCS。

在上述的实施方式中，多个PCS中的每个均可以支持互不相同的高速传输协议，每个PMA均可以与多个PCS建立连接。通过利用协议选择模块为每个PMA配置连接的PCS以及与PCS对应的高速传输协议，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换，从而可以使处理器与更多的高速传输协议设备或其他的处理器进行连接，提高处理器的适用范围。

在一个可能的设计中，所述多个PCS中的每个PCS通过各自对应的至少一组总线经所述协议选择模块与所述至少一个PMA连接，其中，对于所述每个PCS，所述至少一组总线中的一组总线与所述至少一个PMA一个PMA对应；所述协议选择模块用于接收用户输入的协议选择信号，为所述至少一个PMA中的每个PMA从与自身对应连接的PCS中，选择与所述协议选择信号对应的PCS。

在上述的实施方式中，每个PCS可以包括一组总线，也可以包括多组总线，PCS的多组总线中的每组总线可以分别与不相同的PMA连接，即每个PMA可以连接有多个PCS。对于每个PMA来说，协议选择模块可以根据用户输入的协议选择信号来确定该PMA当前与多个PCS中的某个PCS建立连接，使得从PMA连接到处理器外的线路所支持的高速传输协议可以实现切换。

在一个可能的设计中，还包括软件配置模块和软件配置通路，所述软件配置模块经所述软件配置通路与所述协议选择模块连接；所述协议选择信号经由所述软件配置模块、软件配置通路传递至所述协议选择模块。

在上述的实施方式中，用户可以通过软件配置模块向协议选择模块发送协议选择信号，使得用户对协议选择模块的控制变得更加便利。

在一个可能的设计中，所述软件配置模块包括复位寄存器和可配置寄存器；所述复位寄存器用于根据用户输入的状态切换信号，令所述协议选择模块、至少一个PMA以及软件配置通路在复位状态和非复位状态切换；所述可配置寄存器用于接收用户输入的协议选择信号，并将所述协议选择信号经所述软件配置通路传递给所述协议选择模块。

在上述的实施方式中，用户可以先通过控制复位寄存器令协议选择模块、至少一个PMA以及软件配置通路处于复位状态，然后再通过可配置寄存器输入用户欲实现的协议选择信号，令欲实现的协议选择信号对应的PCS与PMA在复位状态下建立连接，可以有效避免PMA切换连接的PCS过程中发生的软件误操作。