[发明专利]基于连续帧的3/4码率的编、译码方法、装置及系统

权利要求书

1.一种基于连续帧的3/4码率的编码方法，其特征在于，应用于编码端，所述方法包括：

对原始数据流进行1/2码率的卷积编码，得到第一编码数据；

将所述第一编码数据缓存到第一队列中；

控制所述第一队列的读写速率，使对所述第一队列中的所述第一编码数据进行并串转换时读写同步，得到第二编码数据；其中，控制第一队列的读速率为写速率的2倍；

将所述第二编码数据缓存到第二队列中；

控制所述第二队列的读写速率，使对所述第二队列中的所述第二编码数据进行打孔删除和串并转换时读写同步，完成3/4码率的卷积编码，得到第三编码数据；其中，控制所述第二队列读写速率的比值为1/3；

将所述第三编码数据进行调制、插值和滤波处理后发送到译码端。

2.根据权利要求1所述的方法，其特征在于，所述控制所述第二队列的读写速率，使对所述第二队列中的所述第二编码数据进行打孔删除和串并转换时读写同步，包括：

根据预设打孔序列，控制第一计数器输出与所述第二编码数据相对应的写使能；

控制所述第二队列读写速率的比值为1/3，根据所述第二编码数据对应的写使能的值对所述第二队列中的所述第二编码数据进行打孔删除和串并转换。

3.一种基于连续帧的3/4码率的译码方法，其特征在于，应用于译码端，所述方法包括：

对编码端输出的编码数据进行滤波、解调和同步处理，得到第一待译码数据，所述编码数据是编码端利用权利要求1或2所述的基于连续帧的3/4码率的编码方法得到的；

将所述第一待译码数据缓存到第三队列中；

控制所述第三队列的读写速率，使对所述第三队列中的所述第一待译码数据进行多路并行补零时读写同步，得到多路第二待译码数据；其中，控制第三队列的读写速率的比值为3/2；

分别对每路所述第二待译码数据进行重映射，得到每路第三待译码数据；

将每路所述第三待译码数据分别缓存到相应的译码队列中；

分别控制每个所述译码队列的读写速率，使对每个所述译码队列中的所述第三待译码数据进行串并转换时读写同步，得到每路第四待译码数据；其中，控制每个译码队列的读速率与写速率相同；

分别对每路所述第四待译码数据进行软译码，得到每路的译码结果；

分别对每路的译码结果进行误比特检测，并将误比特率最小的一路信号确定为最终译码输出比特流。

4.根据权利要求3所述的方法，其特征在于，所述对编码端输出的编码数据进行同步处理，包括：

将所述编码端输出的编码数据进行滤波和解调处理后，缓存到第四队列中；

控制所述第四队列的读速率与写速率相同，使所述第四队列输出的所述第一待译码数据的速率与编码端输出的编码数据的速率同步。

5.根据权利要求4所述的方法，其特征在于，所述控制所述第四队列的读速率与写速率相同，包括：

对所述第四队列中可读数据进行计数；

当所述第四队列中可读数据的数量大于预设值时，控制所述第四队列的读速率与写速率相同，使对所述第四队列中的数据进行并串转换后输出的所述第一待译码数据的速率与编码端输出的编码数据的速率同步。

6.根据权利要求3所述的方法，其特征在于，所述控制所述第三队列的读写速率，使对所述第三队列中的所述第一待译码数据进行多路并行补零时读写同步，得到多路第二待译码数据，包括：

根据打孔序列，确定所述第一待译码数据输入所述第三队列的多种可能形式；

控制第二计数器输出多种补零使能，每种补零使能与所述第一待译码数据输入所述第三队列的每种可能形式一一对应；

控制所述第三队列的读写速率的比值为3/2，分别根据每种补零使能对所述第三队列中的所述第一待译码数据进行并行补零，使对所述第三队列中的所述第一待译码数据进行多路并行补零时读写同步，得到多路第二待译码数据。

7.根据权利要求3所述的方法，其特征在于，重映射的规则为：在非补零的位置，1对应111，0对应011；在补零的位置，0对应000。