[发明专利]基于FPGA的斩波周期可变的硬件电流环控制系统及方法

权利要求书

1.一种基于FPGA的斩波周期可变的硬件电流环控制方法，其特征在于，该方法基于控制系统实现，所述控制系统包括时序控制模块、编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块；其中，

所述时序控制模块根据运算控制周期启动编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块，完成硬件电流环的控制运算；

所述时序控制模块通过并行总线通信模块获取可设置的运算控制周期，并在固定的时间点启动编码器采集控制模块；一定时间后启动并行总线通信模块获取电机A、B相电流；待编码器采集控制模块运算完成后，启动电角度计算模块；待电角度计算模块完成后，启动正余弦计算模块和Clark变换模块；待正余弦计算模块完成后，启动park变换模块；待park变换模块完成后，启动PI调节器模块；待PI调节器模块完成后，启动ipark变换模块；待ipark变换模块完成后，启动SVPWM运算模块；待SVPWM运算模块完成后，启动PWM输出模块；

所述编码器采集控制模块用于采集绝对式编码器位置信息并传送至电角度计算模块；

所述电角度计算模块用于接收编码器位置信息，处理后生成电机电角度值θ和编码器实际位置反馈值；

所述正余弦计算模块用于接收电角度计算模块生成的电角度值，并进行正余弦计算，输出电角度的正余弦值sinθ和cosθ；

所述并行总线通信模块用于FPGA与外部微处理器通信，用于获取AB相电流、电流指令Iref、电机参数、PI调节器控制参数，并上传编码器实际位置反馈值、编码器通信故障及运行状态数据；

所述Clark变换模块用于接收并行总线通信模块获取的AB相电流，经过Clark变换后生成静止坐标系下的电流分量Iα和Iβ；

所述park变换模块用于接收Clark变换模块生成的Iα和Iβ，以及正余弦计算模块生成的sinθ和cosθ，经过park变换生成极性旋转坐标系下的电流反馈值Iq和Id；

所述PI调节器模块用于接收并行总线通信模块获取的电流指令Iref、PI调节器控制参数，以及park变换模块生成的Iq和Id，经过复矢量调节后生成极性旋转坐标系下的Q轴电压值Uq和D轴电压值Ud；

所述ipark变换模块用于接收PI调节器模块生成的Uq和Ud，以及正余弦计算模块生成的sinθ和cosθ，经过ipark变换，生成静止坐标系下的电压值Uα和Uβ；

所述SVPWM运算模块用于接收ipark变换模块生成的Uα和Uβ，经过SVPWM运算，生成基本空间矢量电压作用时间Ta、Tb、Tc；所述的SVPWM运算模块采用有限次分段限位以避免电压作用时间的过调节；

所述PWM输出模块用于接收SVPWM运算模块生成的Ta、Tb、Tc，以及并行总线通信模块获取的可设置的斩波周期，经过与斩波周期内生成的三角波进行比较，输出6路PWM开关信号；

控制方法包括如下步骤：

采用三段式FSM状态机实现系统的时序控制与设计，设计初始状态、编码器采集状态、电流采样状态、电角度计算状态、正余弦计算状态、Clark变换状态、Park变换状态、PI计算状态、IPARK计算状态、SVPWM计算状态和PWM输出状态，共11个状态，用于生成编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块共10个模块的启动使能信号；

时序控制模块采用通用GPIO信号向微处理器周期性输出外部中断，用于获取AB相电流反馈、电流指令；

采用三段式FSM状态机实现控制系统中编码器采集模块与电机编码器的RS485通信协议的解码；

采用cordic算法实现控制系统中电角度值的正余弦计算，输入数据和输出数据的位宽均为16位，输出数据采用1Q14格式表示；

采用时分复用的方法实现park变换模块和ipark变换模块；

采用时分复用的方法实现Q轴电压值和D轴电压值的生成；

采用三段式FSM状态机实现有限次分段限位；

采用参数配置的方式通过上位机配置电机参数与控制参数，配置运算控制周期和斩波周期；

采用三段式FSM状态机实现有限次分段限位，具体实施方式为：根据扇区计算得到的基本空间矢量作用时间t1、t2，确定t1、t2之和t3，判断t3与其允许最大值之间的关系，若t3大于其允许最大值的2^M倍，则首先缩小2^M倍，再将t1和t2缩小7/8后重新比较，直到t3小于其允许最大值。