[发明专利]一种四阶复值超混沌系统的实现电路

权利要求书

1.一种四阶复值超混沌系统的实现电路，其特征在于，包括第一通道电路、第二通道电路、第三通道电路、第四通道电路、第五通道电路、第六通道电路和第七通道电路；第一通道电路的输出端输出的信号为x₁，第二通道电路的输出端输出的信号为x₂，第三通道电路的输出端输出的信号为x₃，第四通道电路的输出端输出的信号为x₄，第五通道电路的输出端输出的信号为x₅，第六通道电路的输出端输出的信号为x₆，第七通道电路的输出端输出的信号为x₇；第一通道电路的输入由输出信号x₁、x₃和x₅复合构成，第二通道电路的输入由输出信号x₂、x₄和x₆复合构成，第三通道电路的输入由输出信号x₁、x₃、x₅和x₇复合构成，第四通道电路的输入由输出信号x₂、x₄、x₆和x₇复合构成，第五通道电路的输入由输出信号x₁、x₃和x₅复合构成，第六通道电路的输入由输出信号x₂、x₄和x₆复合构成，第七通道电路的输入由输出信号x₃、x₅和x₇复合构成；

所述第一通道电路包括依次串联连接的第一减法器、第一反相加法器和第一反相积分器；所述第一减法器包括运算放大器U11、电阻R11、电阻R12、电阻R13和电阻R14，电阻R11的一端与信号x₁相连接，电阻R11的另一端分别与运算放大器U11的反相输入端、电阻R14相连接，电阻R12的一端与信号x₃相连接，电阻R12的另一端、电阻R13均与运算放大器U11的正相输入端相连接，电阻R13接地，电阻R14与运算放大器U11的输出端相连接；所述第一反相加法器包括运算放大器U12、电阻R15、电阻R16和电阻R17，电阻R15的一端与运算放大器U11的输出端相连接，电阻R15的另一端、电阻R16均与运算放大器U12的反相输入端相连接，运算放大器U12的反相输入端与输出端之间连接有电阻R17，运算放大器U12的正相输入端接地；所述第一反相积分器包括运算放大器U13、电阻R18和电容C1，电阻R18的一端与运算放大器U12的输出端相连接，电阻R18的另一端分别与运算放大器U13的反相输入端、电容C1相连接，电容C1与运算放大器U13的输出端相连接，运算放大器U13的正相输入端接地；信号x₃和信号x₅均与第一乘法器A1相连接，第一乘法器A1与电阻R16相连接；

所述第二通道电路包括依次串联连接的第二减法器、第二反相加法器和第二反相积分器；所述第二减法器包括运算放大器U21、电阻R21、电阻R22、电阻R23和电阻R24，电阻R21的一端与信号x₂相连接，电阻R21的另一端分别与运算放大器U21的反相输入端、电阻R24相连接，电阻R22的一端与信号x₄相连接，电阻R22的另一端、电阻R23均与运算放大器U21的正相输入端相连接，电阻R23接地，电阻R24与运算放大器U21的输出端相连接；所述第二反相加法器包括运算放大器U22、电阻R25、电阻R26和电阻R27，电阻R25的一端与运算放大器U21的输出端相连接，电阻R25的另一端、电阻R26均与运算放大器U22的反相输入端相连接，运算放大器U22的反相输入端与输出端之间连接有电阻R27，运算放大器U22的正相输入端接地；所述第二反相积分器包括运算放大器U23、电阻R28和电容C2，电阻R28的一端与运算放大器U22的输出端相连接，电阻R28的另一端分别与运算放大器U23的反相输入端、电容C2相连接，电容C2与运算放大器U23的输出端相连接，运算放大器U23的正相输入端接地；信号x₄和信号x₆均与第二乘法器A2相连接，第二乘法器A2与电阻R26相连接；

所述第三通道电路包括依次串联连接的第三乘法器A3、第一反相器、第三反相加法器和第三反相积分器；所述第三乘法器A3分别与信号x₁、x₅相连接；所述第一反相器包括运算放大器U31、电阻R31和电阻R33，电阻R31的一端与第三乘法器A3的输出端相连接，电阻R31的另一端分别与运算放大器U31的反相输入端、电阻R33相连接，电阻R33与运算放大器U31的输出端相连接，运算放大器U31的正相输入端接地；所述第三反相加法器包括运算放大器U32、电阻R34、电阻R36、电阻R37、电阻R38和电阻R39，电阻R34的一端与运算放大器U31的输出端相连接，电阻R34的另一端、电阻R36、电阻R37的另一端、电阻R38的另一端均与运算放大器U32的反相输入端相连接，电阻R36与第二反相器相连接，电阻R37的一端与信号x₁相连接，电阻R38的一端与信号x₇相连接，运算放大器U32的反相输入端与输出端之间连接有电阻R39，运算放大器U32的正相输入端接地；所述第三反相积分器包括运算放大器U33、电阻R3X和电容C3，电阻R3X的一端与运算放大器U32的输出端相连接，电阻R3X的另一端分别与运算放大器U33的反相输入端、电容C3相连接，电容C3与运算放大器U33的输出端相连接，运算放大器U33的正相输入端接地；所述第三通道电路还包括第二反相器，第二反相器包括运算放大器U34、电阻R32和电阻R35，电阻R32的一端与信号x₃相连接，电阻R32的另一端分别与运算放大器U34的反相输入端、电阻R35相连接，电阻R35与运算放大器U34的输出端相连接，运算放大器U34的输出端与电阻R36相连接，运算放大器U34的正相输入端接地；

所述第四通道电路包括依次串联连接的第四乘法器A4、第三反相器、第四反相加法器和第四反相积分器；所述第四乘法器A4分别与信号x₂、x₆相连接；所述第三反相器包括运算放大器U41、电阻R41和电阻R42，电阻R41的一端与第四乘法器A4的输出端相连接，电阻R41的另一端分别与运算放大器U41的反相输入端、电阻R42相连接，电阻R42与运算放大器U41的输出端相连接，运算放大器U41的正相输入端接地；所述第四反相加法器包括运算放大器U42、电阻R43、电阻R46、电阻R47、电阻R48和电阻R49，电阻R43的一端与运算放大器U41的输出端相连接，电阻R43的另一端、电阻R46、电阻R47的另一端、电阻R48的另一端均与运算放大器U42的反相输入端相连接，电阻R46与第四反相器相连接，电阻R47的一端与信号x₂相连接，电阻R48的一端与信号x₇相连接，运算放大器U42的反相输入端与输出端之间连接有电阻R49，运算放大器U42的正相输入端接地；所述第四反相积分器包括运算放大器U43、电阻R4X和电容C4，电阻R4X的一端与运算放大器U42的输出端相连接，电阻R4X的另一端分别与运算放大器U43的反相输入端、电容C4相连接，电容C4与运算放大器U43的输出端相连接，运算放大器U43的正相输入端接地；所述第四通道电路还包括第四反相器，第四反相器包括运算放大器U44、电阻R44和电阻R45，电阻R44的一端与信号x₄相连接，电阻R44的另一端分别与运算放大器U44的反相输入端、电阻R45相连接，电阻R45与运算放大器U44的输出端相连接，运算放大器U44的输出端与电阻R46相连接，运算放大器U44的正相输入端接地；

所述第五通道电路包括依次串联连接的第五反相器、第五反相加法器和第五反相积分器；所述第五反相器包括运算放大器U51、电阻R51、电阻R52，电阻R51的一端与信号x₅相连接，电阻R51的另一端分别与运算放大器U51的反相输入端、电阻R52相连接，电阻R52与运算放大器U51的输出端相连接，运算放大器U51的正相输入端接地；所述第五反相加法器包括运算放大器U52、电阻R53、电阻R54和电阻R55，电阻R53的一端与运算放大器U51的输出端相连接，电阻R53的另一端、电阻R54均与运算放大器U52的反相输入端相连接，运算放大器U52的反相输入端与输出端之间连接有电阻R55，运算放大器U52的正相输入端接地；所述第五反相积分器包括运算放大器U53、电阻R56和电容C5，电阻R56的一端与运算放大器U52的输出端相连接，电阻R56的另一端分别与运算放大器U53的反相输入端、电容C5相连接，电容C5与运算放大器U53的输出端相连接，运算放大器U53的正相输入端接地；信号x₃和信号x₁均与第五乘法器A2相连接，第五乘法器A5与电阻R54相连接；

所述第六通道电路包括依次串联连接的第六反相器、第六反相加法器和第六反相积分器；所述第六反相器包括运算放大器U61、电阻R61和电阻R62，电阻R61的一端与信号x₆相连接，电阻R61的另一端分别与运算放大器U61的反相输入端、电阻R62相连接，电阻R62与运算放大器U61的输出端相连接，运算放大器U61的正相输入端接地；所述第六反相加法器包括运算放大器U62、电阻R63、电阻R64和电阻R65，电阻R63的一端与运算放大器U61的输出端相连接，电阻R63的另一端、电阻R64均与运算放大器U62的反相输入端相连接，运算放大器U62的反相输入端与输出端之间连接有电阻R65，运算放大器U62的正相输入端接地；所述第六反相积分器包括运算放大器U63、电阻R66和电容C6，电阻R66的一端与运算放大器U62的输出端相连接，电阻R66的另一端分别与运算放大器U63的反相输入端、电容C6相连接，电容C6与运算放大器U63的输出端相连接，运算放大器U63的正相输入端接地；信号x₂和信号x₄均与第六乘法器A6相连接，第六乘法器A6与电阻R64相连接；

所述第七通道电路包括依次串联连接的第七反相器、第七反相加法器和第七反相积分器；所述第七反相器包括运算放大器U71、电阻R71和电阻R72，电阻R71的一端与第一乘法器A1的输出端相连接，电阻R71的另一端分别与运算放大器U71的反相输入端、电阻R72相连接，电阻R72与运算放大器U71的输出端相连接，运算放大器U71的正相输入端接地；所述第七反相加法器包括运算放大器U72、电阻R73、电阻R74和电阻R75，电阻R73的一端与运算放大器U71的输出端相连接，电阻R74的一端与信号x₇相连接，电阻R73的另一端、电阻R74的另一端均与运算放大器U72的反相输入端相连接，运算放大器U72的反相输入端与输出端之间连接有电阻R75，运算放大器U72的正相输入端接地；所述第七反相积分器包括运算放大器U73、电阻R76和电容C7，电阻R76的一端与运算放大器U72的输出端相连接，电阻R76的另一端分别与运算放大器U73的反相输入端、电容C7相连接，电容C7与运算放大器U73的输出端相连接，运算放大器U73的正相输入端接地。