[发明专利]安排至少一比特的试错尝试修正的优先顺序的方法及系统

说明书

本发明提供一种安排至少一比特的试错尝试修正的优先顺序的方法及系统，使用至少一阈值来设定阈值电压值以决定逻辑比特电平，此方法包含对多个比特分级使得多个比特中的第一比特分级在第二比特之前，而第二比特比第一比特比较不可能是错误的。

相关申请的交互参照

此申请书是2019年5月28日所提交的美国专利申请号16/423,676的部分继续申请案。

技术领域

本发明有关于半导体装置的存储器的完整度，特别是非易失性存储器(NVM)的完整度。

背景技术

非易失性存储器(NVM)半导体存储器装置无处不在，其特点在于即使包含NVM存储单元的装置供电中断或结束时NVM也保留数据比特。非易失性存储器包括快闪存储器、浮接栅极元件、氮化物只读存储器(NROM)和其他电荷存元件。相反，某些半导体存储器装置，例如静态随机存取存储器(SRAM)，属于易失性存储器，在断电时会丢失其储存的数据。

存储在NVM单元中的多比特信息可以由NVM单元的阈值电压为准的状态表示。例如，通过将NVM单元的阈值电压编程为中间电平，多个比特可以存储在单个NVM单元上。例如，在多电平NVM单元中，单个NVM单元中的n位通常会使用2n-1个阈值电平。如果n1而不是单个NVM单元储存1位，则相邻电平之间的电压差会减小，并且很可能会干扰NVM单元从一个阈值电压状态到下一个较高或下一个较低状态。因此，NVM单元的状态可以由其阈值电压(Vt)来定义和确定，但是，在该NVM单元开始传导电流，感测状态之间的差异的电压容易出错。

当然，该阈值不仅施加于多级单元，而且适用于储存1比特(n＝1)的单级单元，亦即2n-1＝1而使用1阈值。

通常可以对NVM单元进行“编程”，例如对其进行“擦除”或“读取”。编程可包括将电压施加到存储单元端部以注入电子至FG的电荷存储层或NROM的电荷捕获层。然后相关层的阈值电压(Vt)增加。阈值电压(Vt)或其范围分别与NVM单元的状态或编程电平相关联。因此，可以根据NVM单元的阈值电压将每个存储器单元编程为各种状态或编程电平。对于单级单元，只有两个编程电平，其可以称为“擦除”和“写入”，但是在多级单元(MLC)中会有超过2个(n2)写入电平。

文献所用术语“NVM阈值”包括用于各种目的的各种物理值，例如在以下文献中皆有描述：

Https://docs.microsoft.com/zh-cn/windows-hardware/drivers/storage/get-nvm-thresholds--function-index-5-

https://www.researchgate.net/figure/Natural-VT-VT0-distribution-of-a-typical-512k-bit-array-from-two-different-NVM_fig1_3997562

美国专利：US7626868B1、US20130235661A1。

以及https://patents.google.com/patent/US20180062668A1/zh-CN。

https://www.researchgate.net/figure/Natural-VT-VT0-distribution-of-a-typical-512k-bit-array-from-two-different-NVM_fig1_3997562

美国专利：US7626868B1、US20130235661A1，以及https://patents.google.com/patent/US20180062668A1/en to Moon et al。